输出单元ESD保护.PPTVIP

内容大纲 I/O单元介绍 高速I/O的噪声影响 静电保护（ESD）电路的设计 I/O环的设计 芯片封装 芯片封装的功能 提供芯片上的电源引脚与外部的电源连接 为信号传输提供有效的途径。 散热通道 固定支撑和环境保护 封装技术的发展趋势 高密度和高I/O引脚数； 引脚由4边引出向面阵列排列发展； 具有更高的电性能和热性能； 更轻、更薄、更小，可靠性更高； 多芯片封装（MCP、SiP）。 封装形式的选择 封装的选择 影响封装选择的因素 QA * * I/O环的设计和芯片封装 内容大纲 I/O单元介绍 高速I/O的噪声影响 静电保护（ESD）电路的设计 I/O环的设计 芯片封装 典型的芯片封装及I/O单元的摆放位置 内容大纲 I/O单元介绍 高速I/O的噪声影响 静电保护（ESD）电路的设计 I/O环的设计 芯片封装 I/O单元 在一个芯片上，通过I/O（Input/Output）单元将核与焊盘（Bounding Pad）连接。 I/O单元的功能 驱动负载 电压转换 消除噪声 ESD保护 I/O单元 I/O单元的分类 电源单元：电源I/O单元从芯片外部为片内每一个元器件（如标准单元、模拟电路、存储器及其他的I/O单元）提供电源，应具有承载大电流的能力。 模拟I/O单元：专门为模拟模块的接口单元。要求压降低，保证模拟电压的稳定和精度。 数字I/O单元：专门为数字模块的接口单元，包括输入单元、输出单元及双向单元，具有消除噪声、驱动输出等功能。 特殊功能I/O单元： 如SSTL、HSTL、PCI、LVDS、GTL。 内容大纲 I/O单元介绍 高速I/O的噪声影响 静电保护（ESD）电路的设计 I/O环的设计 芯片封装 输出I/O单元上的噪声源 I/O噪声对系统产生电磁干扰 对输出的影响 去除噪声的方法 使用控制信号翻转速度（Slew Rate Control）的输出单元 去除噪声的方法 尽可能多地添加电源I/O单元，特别是快速I/O单元之间可利用电源I/O单元来减小I/O之间的相互影响。 合理安排I/O在片上摆放的顺序，尽量避免I/O同时翻转的情况。 在I/O单元间隙添加退耦电容作为填充。 去除噪声的方法 将不同的电压域用电源隔离单元隔开，根据功能可以分成：模拟I/O、数字快速I/O、数字慢速I/O等。 内容大纲 I/O单元介绍 高速I/O的噪声影响 静电保护（ESD）电路的设计 I/O环的设计 芯片封装 静电冲击 静电冲击（ESD，Electrostatic Discharge）是影响芯片可靠性的主要问题 静电冲击 芯片受到ESD冲击，可能发生在芯片的制造时，封装时，测试时或者与人或机器接触时。 国际联合组织JEDEC提供了3种ESD标准模型用以检测芯片的ESD保护能力： 人体模型（HBM） 机械模型（MM） 器件负荷模型（CDM） ESD 测试模型 人体模型（Human Body Model ) 高电压 ESD 测试模型 机械模型（Machine Model ) 大电流 ESD 测试模型 器件负荷模型（Charge Device Model ) 电荷在内部的积累 ESD测试 对芯片进行ESD测试时，通常要对任意两个引脚进行ESD测试。 I/O单元与电源地之间的测试 电源和地之间的测试 I/O单元之间的测试 ESD保护电路的设计 ESD保护电路就是要在芯片上任意两个引脚之间提供一个低阻抗的ESD通路 ESD保护电路的设计可以分成输入单元ESD保护、输出单元ESD保护、电源到地的ESD保护和ESD保护网络。 ESD保护电路设计 ESD保护网络 不同电压域之间的ESD保护电路 内容大纲 I/O单元介绍 高速I/O的噪声影响 静电保护（ESD）电路的设计 I/O环的设计 芯片封装 I/O环的设计 标准I/O单元的版图与标准数字单元的版图设计一样，所有的I/O单元都具有相同的高度，相同的电源布线。这样也很容易把它们连成环，即所谓的I/O环（I/O Ring），形成供电网络及ESD保护网络。 I/O环的设计 考虑对芯片的尺寸的影响 焊盘的不同摆放方式可以影响芯片的面积 I/O环的设计 考虑对芯片封装的影响 两个焊盘之间的最小距离由特定的封装规则决定 I/O环的设计 倒置（Flip-Chip）封装I/O 单元可放置在芯片的核内区域 I/O环的设计 考虑对噪声及对芯片ESD的影响 双焊盘的连接方式 芯片I/O环设计示例 *