网站大量收购独家精品文档,联系QQ:2885784924

基于多DSP的图像压缩系统分析与设计-电子与通信工程专业论文.docxVIP

基于多DSP的图像压缩系统分析与设计-电子与通信工程专业论文.docx

  1. 1、本文档共69页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
华中科技大学硕士学位论文 华 中 科 技 大 学 硕 士 学 位 论 文 II万方数据 II 万方数据 实现与优化、C6455 处理器二级引导程序设计等。 最后,经过调试与测试,图像压缩系统能够正常工作并对外输出压缩码流,对 每帧图像能够进行较快的压缩处理,系统的处理速度达到 31f/s 左右。最终压缩系 统工作稳定,基本实现了预期的设计要求。 设计结果表明,采用 DSP+FPGA 架构的方案设计,能够发挥 DSP 和 FPGA 技术各 自的优势,在图像处理系统设计中具有较好的应用前景。 关键字:TMS320C6455;CCSDS算法;图像压缩;DSP/BIOS; PAGE IV万方数据 PAGE IV 万方数据 ABSTRACT In recent decades, with the continuous development of aerospace technology, the activities of space exploration are more frequently. In order to carry out some scientific experiments ,people often require a lot of space image data. In this situation , CCSDS ISO in November 2005 released a set of image compression algorithm standard, which is mainly used in space positioning and image data transmission and processing . Firstly, on the basis of research CCSDS standard image compression algorithm based on the basic principles , the paper proposed and implemented a high-performance image compression processing platform based on multi-DSP+FPGA architecture, through access to relevant literature, research and analysis of some of the key technologies, the basic CCSDS algorithm implementation process, the DSP system design, FPGA technology, network communication technology and Camera Link Interface technology. Then, based on the functional requirements of the system design, gives the the overall system design of the image compression scheme and feasibility analysis. In this paper , in order to achieve high processing performance, select two TIs TMS320C6455 DSP processors and an ALTERA company EP2S30 FPGA chip as the core of the system . Select IDT DPSRAM IDT70V3319 to achieve high-speed data transfer between the FPGA and DSP . After the power system under the control of FPGA , first done by Camera Link interface to receive image data and is internally necessary pretreatment and cache , and then under the control of FPGA timing module ,the image is sent into the shared memory and the is sent to the DSP1 processor for image compression algorithm processing. DS

文档评论(0)

131****9843 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档