基于单电子晶体管的逻辑电路设计-电路与系统专业论文.docxVIP

浙江大学硕士学位论文 浙江大学硕士学位论文 摘要 摘要 自集成电路问世以来，半导体集成电路集成度不断提高，使得传统微电子器 件的应用和发展将面临前所未有的阻碍。在不久的将来传统CMOS技术将到达 其性能的极限，因此寻找一种能够继续缩小并且不受极限效应制约的新型器件结 构至关重要．单电子晶体管不仅具有在纳米尺度出现的典型的量子效应，还具有 集成度高、功耗小、器件运行速度快等特点，有望成为新型集成化器件结构之一。 当前单电子晶体管的研究主要集中在单电子晶体管制备的研究，单电子晶体 管的仿真模型研究和基于单电子晶体管的电路设计研究。本文在深入分析了单电 子晶体管的电学特性和现有单电子晶体管电路设计不足之处的基础上，首先，通 过对单栅极SET背景电荷适当的设置，使之在特定电压区间内具有类似PMOS 或NMOS的电学特性；引入传输电压开关理论，指导单栅极SET逻辑电路的开 ．关级设计。其次，本文利用双栅极SET具有电压．电流异或的特性，实现了以四 个SET组成的电压．电压异或电路；同时引入了Reed．Muller代数系统(与异或 代数系统)，指导SET电路的门级电路设计．最后，利用对背景电荷的设置，实 现了耗尽型PSET；并将耗尽型PSET作为上拉电阻，替代了混合MOS／SET结 构中的耗尽型NMOS，构建了NSET逻辑门；利用NSET逻辑门设计了多种触 发器，同时分析了各种触发器的优缺点； 并用维持阻塞型D触发器进行了SET 的时序电路设计。 经仿真表明文中所设计的电路不但具有正确的逻辑功能和良好的输入输出 电压兼容性，而且还具有功耗低、延迟小、结构简单的特点，这也进一步验证了 文中的各种电路设计方法的正确和实用。 关键字：单电子晶体管，传输电压开关理论，开关级设计，Reed．Muller代数系 统，触发器设计 n 浙江大学硕士学位论文 浙江大学硕士学位论文 Abstract Abstract The application of conventional microeleetronic device will be faced great challenges，such as electrostatic limits，carder mobility and static leakage，due to the rapidly development of the scale of integrated circuit since its advent．Conventional CMOS technology is predicted to reach its technological limitations shortly after 2020， and intensive studies are being conducted in the fields of device fabrication to find the way to overcome the impending crisis．The single—electron transistor(SET)is expected to be a promising candidate for the kernel device in the future，because of its ultra small size，extremely low power dissipation,and similar device structure to a MOSFET． Recent researches are focused on fabrication of SET，modeling of SET and logic circuits design of SET．Based on the analysis of I-V characteristics of single-electron transistor and proposed SET circuits，firstly，SET circuits design based on theory of transmission voltage-switches is proposed．With some particular settings on the background charge of SET，PMOS·or NMOS like SET is available；meanwhil