大学计算机组成原理_第3章_存储系统2.pdf

第3章 存储系统 高速存储器 3.5 并行存储器 由于CPU和主存储器之间在速度上是不匹配 的，这种情况便成为限制高速计算机设 计的主要问题。为了提高CPU和主存之 间的数据传输率，除了主存采用更高速 的技术来缩短读出时间外，还可以采用 并行技术的存储器。 郑州大学 2013年11月21 日5时41分 信息工程学院 高速存储器 1.双端口存储器的逻辑结构 双端口存储器： 是指同一个存储器具有两组相 互独立的读写控制线路,是一种高速工作的存储器。 它提供了两个相互独立的端口，即左端口和右端 口。两个端口分别具有各自的地址线、数据线和控制 线，可以对存储器中任何位置上的数据进行独立的存 取操作。 双端口存储器IDT7133 的介绍 双端口存储器IDT7133 的介绍 IDT7133为2K ×16位的双端口SRAM IDT7133为2K 16位的双端口SRAM 两个端口有各自的地址线A -A ，IO -IO ， 两个端口有各自的地址线A -A ，IO -IO ， 10 0 0 15 10 0 0 15 控制线（R/W，CE，OE，BUSY ） 控制线（R/W，CE，OE，BUSY ） 郑州大学 2013年11月21 日5时41分 信息工程学院 郑州大学 2013年11月21 日5时41分 信息工程学院 高速存储器 2.无冲突读写控制  当两个端口的地址不相同时，在两个端口 上进行读写操作，一定不会发生冲突。 当任一端口被选中驱动时，就可对整个存储器 进行存取，每一个端口都有自己的片选控 制(CE)和输出驱动控制(OE)。读操作时， 端口的OE(低电平有效)打开输出驱动器， 由存储矩阵读出的数据就出现在I/O线上。 高速存储器 表3.5 无冲突读写控制 左端口或右端口 功 能 R/W R/W CE OE I/O I/O Lb Ub 0-7 8-15 × × 1 1 Z Z 端口不用 0 0 0 × 数据入 数据入 低位和高位字节数据写入 存储器 0 1 0 0