时钟源与锁相环电路.PPTVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本课程是依照南京研旭电气科技有限公司推出的TMS320F28335至尊板来进行详细讲解的,如果在学习过程中遇到任何疑问欢迎与我们进行联系沟通。 第四讲 时钟与看门狗介绍 1、TMS320F28335内部时钟 2、TMS320F28335外设时钟 3、TMS320F28335看门狗 4、相关寄存器介绍 CPU控制器的主频是CPU的一个极其重要的性能指标,决定着CPU处理一条基本指令所花费的世间最宝贵的资源—时间的多少。主频由时钟信号产生,时钟信号对于数字信息世界来讲,就像上帝,也像我们的人类的脉搏,它是所有运算与处理的源头。 时钟源与锁相环电路: 时钟信号自然是由时钟信号的源头(简称时钟源)产生,从28335内部的电路原理图中(如图所示),我们可以看到F28335的时钟源有两种: 一、采用外部振荡器为时钟源头(简称外部时钟),是在XCLKIN引脚提供一定频率的时钟信号,也可以通过复用的X1引脚接入,也就是说是由其它数字系统或外部振荡器引入; 二、采用F28335内部振荡器作为时钟源(简称内部时钟),在X1与X2之间连接一个晶体,就可以产生时钟源。 第四讲 时钟与看门狗介绍 1、TMS320F28335内部时钟 2、TMS320F28335外设时钟 3、TMS320F28335看门狗 4、相关寄存器介绍 第四讲 时钟与看门狗介绍 1、TMS320F28335内部时钟 2、TMS320F28335外设时钟 3、TMS320F28335看门狗 4、相关寄存器介绍 第四讲 时钟与看门狗介绍 1、TMS320F28335内部时钟 2、TMS320F28335外设时钟 3、TMS320F28335看门狗 4、相关寄存器介绍 本讲到此结束 感谢大家的收看 学习、使用中如遇任何问题,可与我们联系 嵌嵌论坛: 研旭旗舰店(天猫): 南京研旭电气科技有限公司 * 《手把手教你学DSP——基于TMS320F28335》配套视频资料 第四讲 时钟与看门狗介绍 南京研旭电气科技有限公司 公司网站: 天猫旗舰店: 学习论坛: 交流邮箱:zqj518@ 本教程是依照南京研旭电气科技有限公司推出的TMS320F28335至尊板来进行详细讲解的。本书详细地阐述了TMS320F28335 DSP处理器内部各功能模块的硬件结构、工作原理、资源分配、功能特点以及应用等内容,同时每个模块都配了实验教程,方便学生掌握提高。 本书配套资料包括:书中所有实例例程、烧写软件工具、配套PPT、配套视频以及常用的调试工具软件,读者可以在研旭电气提供的交流论坛(www.armdsp,net)相关版块或 网站免费获取。 本书可作为DSP开发应用的入门级教材,也可作为其他层次DSP开发应用人员的参考手册。 主要内容 TMS320F28335内部时钟 外部时钟源信号接入的方法有两种,分别针对的是电压为3.3V的外部时钟和1.9V的外部时钟。 外部时钟源接入方法1:如图所示,3.3V外部时钟源信号直接接入XCLKIN引脚,X1引脚接地,X2引脚悬空不接,系统内高电平不能超过VDDIO,就是3.3V。 外部时钟源信号接入方法2:如图所示,1.9V的外部时钟源信号直接接入X1引脚,XCLKIN引脚接地,X2引脚悬空不接,系统内高电平不超过VDD,就是1.9V。 内部时钟源信号接法是我们更常用的接法,如图4.4所示,XCLKIN引脚置地,X1,X2引脚之间直接接入晶振。 TMS320F28335内部时钟 锁相环路是一种反馈电路,锁相环的英文全称是Phase-Locked Loop,简称PLL,可以控制晶振使其相对于参考信号保持恒定相位的电路,使用比较广泛。在数字通信系统中通常用来进行信号调制、在频率合成电路中,来产生特定频率的信号、数据采集电路中用来进行信号的同步。 TMS320F28335内部时钟 锁相环由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差,并输出误差电压Ud。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除,形成压控振荡器(VCO)的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率fo拉向环路输入信号频率fi ,当二者相等时,环路被锁定 ,称为入锁。维持锁定的直流控制电压由鉴相器提供,因此鉴相器的两个输入信号间留有一定的相位差。 30M的OSCCLK信号经锁相环倍频后,倍频倍数通过寄存器PLLCR进行设置,设置为10,为300M的VCOCLK时钟信号,F28335的时钟频率为150M,所以给CPU核的时候,还要进行一

文档评论(0)

zhaoxiaoj + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档