微机原理及应用技术课件ppt(朱金钧)02.pptVIP

8086微处理器及其系统;●执行部件（EU） ●总线接口部件（BIU） ;内部寄存器;除用作通用寄存器外，在I/O指令中可用作端口地址寄乘除指令中用作辅助累加器。;算术逻辑单元(ALU)及标志寄存器;条件标志;-----反映计算结果是否为0。若结果为零则ZF=1，否则ZF=0。 ● SF(Sign Flag)符号标志 -----反映计算结果最高位及符号位的状态。如果运算结果的最高位为1则SF=1（对带符号数即为负数），否则SF=0（对带符号数即为正数）。 ● OF(Overflow Flag)溢出标志 -----反映运算结果是否超出了带符号数的表数范围。;控制标志;5. I/O控制逻辑 ----- 是CPU外部三总线（AB、DB、CB）的控制电路，它控制CPU与其他部件交换数据、地址、状态及控制信息。;8086CPU引脚的功能;----- CPU向多路复用总线上发送地址信息，指出要寻址的内存单元地址或I/O端口地址。 T2状态 ： ----- CPU从总线上撤消地址，使总线低16位呈??高阻状态，为数据传输作准备。 T3状态 ： ----- A19~A16上状态信息不变，总线低16位上出现CPU要写出的数据或准备读入的数据。 T4状态 ： ----- 总线周期结束，若为总线周期则在T4前沿将数据读入CPU。;1. GND(地)和Vcc电源。Vcc引脚接+5V电源， GND引脚接地。 2. AD15~AD0(Address Data Bus)地址/数据复用引脚，双向、三态。 3. A19/S6~A16/S3(Address/Status)地址/状态复用引脚，输出、三态。 4. BHE/S7(Bus High Enable/Status)高8位数据线允许/状态复用引脚，输出、三态。;表2-1 S3、 S4代码组合的意义;表2-2 BHE 与 A0 信号的意义;INTR(Interrupt Request)可屏蔽中断请求引脚，输入、高电平有效。 RD(Read)读信号，输出、三态、低电平有效。 CLK(Clock)时钟输入引脚。 RESET(Reset)复位引脚，输入、高电平有效。 READY(Ready)准备好引脚，输入、高电平有效。 11. TEST(Test)测试引脚，输入、低电平有效。 12. MN/MX(Minimum/Maximum Mode Control) 最小/最大模式控制引脚，输入。;8086系统的存储器及I/O组织;8086系统的存储器结构;2-7 a;2-7 b;从偶地址读写一个字（BHE A0=00)。 AD15~AD0上传送的数据同时有效。 以上三种读写操作都是在一个总线周期中完成的。;2-7 d;8086系统的存储器的地址;8086系统内存地址的一些专用区域;8086系统配置;最小模式;最小模式系统;其他控制信号;（3） HLDA(Hold Acknowledge) 总线请求响应信号，输出、高电平有效。 （4）INTN(Interrupt Acknowledge) 中断响应信号，输出、三态、低电平有效。 （5）ALE(Address Latch Enable) 地址锁存允许信号，输出、高电平有效。 （6）DEN(Data Enable) 数据允许信号，输出、三态、低电平有效。 （7）DT/R(Data Transmit/Recieve) 数据收发控制信号，输出、三态。;最大模式系统;最大模式下的有关引脚信号;S2、S1、S0( Bus cycle Status);8288 总线控制器;5. IOB总线方式控制信号，输入。8288有两种工作方式： (1) 当IOB为低时，8288工作于系统总线方式（多处理器系统） (2) IOB为高时，8288工作于局部总线方式（单处理器系统）;10. MRDC、MWTC 存储器读和存储器写命令，输出。 11. MCE/PDEN 输出，总线总模块允许/外部数据允许双功能信号。 12. INTA,DT/R,ALE 及 DEN 与8086最小模式的相应引脚信号功能相同，只有DEN信号的相位与最小模式相应引脚的相位相反。;8086CPU的操作时序;最小模式下的总线读周期;最小模式下的总线写周期;最大模式下的总线读周期;最大模式下的总线写周期;80386 微处理器;通用寄存器;段描述符寄存器;系统地址寄存器;80386的存储管理与保护功能;图 2-27 段描述符;图 2-28 页目录描述符和页表描述符格式;（1）总线接口部件 （2）指令预取部件 ----- 它负责从存储器取出指令，有一个能容纳16字节的指令队列。 （3）指令译码部件 ----- 从预取部件中取出指令，进行译码。;80486微处理器;8048