基于云进化算法的TSV数量限制下的3D+NoC测试规划研究.docVIP

第一章 绪论 此将大大提高资源重用效率[9]。 NoC 在单个芯片上集成大量的计算资源以及实现资源之间通信的互连网络，包 括计算和通信两个子系统，实现了将处理单元（IP 核）与通讯结构的分离。图 1.2 为 NoC 的结构示意图，其中资源节点又称计算节点，既可以是 CPU、SoC，也可以是存 储器阵列、可重构硬件、以及各种专用功能 IP 核等；通讯节点负责实现将资源节点 之间的高速通讯，NoC 中称为路由器（Ro ute r）;资源网络接口（Resource Network Interface，RNI）是资源节点与通讯节点之间的接口，通过配置了 RNI 的资源节点才 能实现与其他资源节点进行通讯。 资源节点 通讯节点 RNI 图 1.2 NoC 的结构示意图 NoC 基于分组路由的通讯方式、结构化的网络以及重用设计方法学，具有其独 特的优越性：能更好地控制连线的电气参数，支持多重的并行通讯，提供更高的带宽 等[1]；具备大量数据处理能力、多任务并行计算能力、灵活性强、架构易实现扩展等 优点，以及具有更好的可扩展性、可靠性和更大的吞吐量等。NoC 作为新一代的片 上互连结构，是片上系统发展的必然趋势。 §1.1.3 三维片上网络的形成及其特点 虽然 NoC 打破了基于总线结构的 SoC 众多局限，但是随着集成电路技术的不断 发展，2D NoC 受到了平面结构的种种限制，例如，由于布局条件的限制，难以保证 关键部件相邻以缩短关键路径的距离，减少延迟时间。近年来，TSV 技术的出现与 发展促进了 3D ICs 技术的发展，NoC 的研究热点也逐渐转向了 3D NoC。3D NoC 是 一个崭新的研究课题，最早一篇相关的研究论文发表于 2005 年[10]。 三维集成电路的出现解决了高密度集成和封装的技术问题。三维片上网络(3D NoC)将多个具有二维结构的 NoC 芯片用三维封装的方式封装成一个芯片，芯片与芯 片之间主要依靠硅通孔技术（TSV）互连。其优点表现在一下几个方面[11]：一是缩短 3 基于云进化算法的 TSV 数量限制下的 3D NoC 测试规划研究 了全局互联；二是降低了延迟，提高了系统性能；三是由于缩短了连接线的长度而降 低了功耗[12]；四是增加了封装密度，减小了芯片面积。相关研究表明[13]，在相同规 模条件下，3D NoC 相比于 2D NoC，在性能上提升了近 4 倍，而功耗却下降了 50% 左右。 NoC 的发展趋势促使越来越多的研究人员投入到 3D NoC 的研究领域当中，目前 从事该领域研究的学术机构及上市公司包括 IBM、IMEC、Ho nda、Te zzaro n 半导体 公司和 MIT 林肯实验室等[14]。显然，3D NoC 已引起了学术界和产业界的关注。 §1.2 研究背景及意义 在集成电路发展过程中，设计技术、制造技术以及测试技术是 IC 的三大关键技 术。先进的设计与制造技术为创造功能和性能强大的芯片提供巨大的潜力，与此同时， 芯片的高复杂度也将给芯片的测试带来严峻的挑战。随着芯片集成度的提高、制造以 及生产工艺的不断发展，芯片测试环节所占的费用将超过芯片制造成本的 50% [15]。 Pr ime 集团的研究报告指出，2000 年半导体行业在系统级芯片与数字电路测试仪器上 的耗资大约为 49 亿美元[16]，但测试所耗费用还要大于该数字。依据 ITRS (Inte rnatio na l Tec hno lo gy Road map for Se mico nd uctors)的研究报告，2014 年晶体管的测试费用将大 于其单纯的生产制造费用[17]。可见，测试在集成芯片的整个寿命期间发挥着不可或缺 的作用。 NoC 作为下一代集成电路主流设计技术，是片上系统的发展趋势。NoC 系统主 要由资源节点、路由器、互连线以及资源网络接口 RNI 四部分组成，在制造和工作 过程中，容易受到电路老化、?粒子攻击以及半导体电子迁移等因素的影响，因此， 任何一部分均不可避免地会发生故障，对 NoC 的测试主要围绕这几个部分进行。通 常在基于 IP 核重用设计中，集成后的系统级测试工作将整个芯片设计工作量的 60~70%[18]。TSV 技术能够使 3D NoC 的集成密度变大，外形尺寸变小，数据传输速 度更快，系统功耗更低，芯片的可维护性增强[19]。但 3D NoC 结构和工艺更复杂，测 试工作量更大，测试成本也更高，因此 3D NoC 的测试已经成为一个亟待解决的问题。 3D NoC 具有互连线短，集成度高，功耗低，扩展性好等优势[11][20]，解决了传统 2D NoC 平面结构的各种限制问题，但 3D NoC 中硅通孔占用了芯片大量区域（特别 是为 TSV 需要而留出的“禁用区”）导致芯片单