郑州华信学院电工电子技术课件第十三章 门电路和组合逻辑电路.pptVIP

第13章 门电路和组合逻辑电路;第13章 门电路和组合逻辑电路;13.1 逻辑门电路;13.1.1 基本逻辑关系及其门电路;F=AB;F=AB;2、或逻辑和或门电路;F=A+B;F=A+B;3、非逻辑和非门电路;4、复合门电路;由或门和非门构成或非门。;13.1.2 集成门电路;①输入信号不全为1：如uA=0.3V， uB=3.6V;3.6V;功能表;内含4个两输入端的与非门， 电源线及地线公用。;2、CMOS门电路;CMOS与非门;CMOS或非门;组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）。;13.2.1 组合逻辑电路的分析;最简与或表达式;逻辑图;真值表;13.2.2 组合逻辑电路的设计; 2 ; 5 ;真值表; 3 ;13.3 组合逻辑电路部件;1、半加器;2、全加器;全加器的逻辑图和逻辑符号;实现多位二进制数相加的电路称为加法器。;13.3.2 数值比较器;逻辑表达式;13.3.3 编码器;逻辑表达式;2、8421 码编码器;逻辑表达式;3、3位二???制优先编码器;逻辑表达式;逻辑图;13.3.4 译码器;3位二进制译码器;逻辑表达式;　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。;真值表;逻辑表达式;3、显示译码器;b=c=f=g=1，a=d=e=0时;显示译码器真值表;13.3.5 4选1数据选择器;逻辑图;13.3.6 1路-4路数据分配器;逻辑图