寄存器的原理.docxVIP

PAGE 2 寄存器的原理 寄存器是用来存放二进制数码的逻辑部件，在计算机和数字电路中应用广泛。 寄存器存放数码的方式有并行和串行两种。并行方式是数码各位从各对应位输入端同时输入到寄存器中；串行方式是数码从一个输入端逐位输入到寄存器中。 寄存器取出数码的方式也有并行和串行两种。并行方式是指被取出的数码在各对应位输出端上同时出现；串行方式是指被取出的数码在一个输出端上逐位出现。 寄存器分数码寄存器和移位寄存器两种。 一、数码寄存器 这种寄存器只有寄存数码和清除原有数码的功能。寄存器由触发器组成。由于一个触发器可以存储1位二进制数，因而要存储几位二进制数就需要几个触发器。图1所示是由F0～F3等四个D触发器组成的4位数码寄存器。四个触发器的CP端连接在一起成为它的控制端，要存储的数码加到触发器的D输入端。假定要存储的二进制数是1101，它们被分别加到触发器的D输入端，即D0=1，D1=0，D2=1，D3=1。当CP脉冲（亦称寄存指令）到来后。由于D触发器的特性方程是在CP=1时Qn+1=D,所以在CP脉冲上升沿之后，四个触发器的状态从高位到低位被分别置成1101，即Q0=1，Q1=0，Q2=Q3=1，输入的二进制数码被存储到这个寄存器里了。显然，D0～D3是寄存器并行的数据输入端，Q0～Q3是寄存器并行的输出端，数码寄存器是一种并行输入、并行输出寄存器。 图1 D触发器组成的4位数码寄存器逻辑图 二、移位寄存器 移位寄存器指具有移位功能的寄存器，即每当来一个CP脉冲（亦称移位脉冲），触发器的状态便向右或向左移一位，也就是指寄存器的数码可以在移位脉冲的控制下依次进行移位。移位寄存器在计算机中应用广泛。 1、单向移位寄存器 图2所示为用D触发器组成的4位左称寄存器，需要移位的信号加在最低位触发器F0的输入端，然后按次序把低位触发器的Q端接到相连高位触发器的D输入端上。4个触发器的直接置0端R0并联连接，作为清零端。 移位过程：首先，寄存器应清零。令R0=0，则各触发器均为0态（工作时，应使=1）。假定要输入进行移位的数码是1101，在第一个CP来到前，四个触发器的输入端分别是：D0=1，D1=Q0=0，D2=Q1=0，D3=Q2=0。当第一个CP到来，在CP上升沿之后，触发器F0翻转成1态，即Q0=1，而触发器F1、F2、F3则保持0态不变，即Q1=Q2=Q3=0，整个寄存器的状态是0001。第二个CP来到前，D0=1，D1=Q0=1，D2=Q1=0，D3=Q2=0。第二个CP到来后，触发器F0和F1被置成1，F2和F3则保持0态，整个寄存器的状态为0011。以此类推，当第四个CP到来后， 图2 4位左移寄存器逻辑图 整个寄存器的状态将成为1101。可见，通过CP的控制，在4个CP之后，输入信号1101经过4次移位后被移到这个寄存器中。或者说1个串行输入信号经4次移位后被移到这个寄存器中。如果这时从这个寄存器的Q端取信号，得到的是1个并行的4位二进制数码。又可以再经过4个移位脉冲，将所有数码1101以从高到低的次序从最高位触发器F3的输出端Q3串行输出。由此可见移位寄存器有串行输入-并行输出及串行输入-串行输出两种存取方式。表1为4位左移寄存器的状态表。 表1 4位左移寄存器状态表 除了左移的寄存器，还有能向右移动的寄存器，它的工作原理与左移的寄存器大致相同。图3所示为用JK触发器组成的4位右移寄存器，最高位触发器F3接成D触发器，其余各触发器也具有D触发器的功能。与左移寄存器不同的是右移寄存器是从高位触发器的输入端将数码以由低到高的次序逐次输入到最低位触发器的输入端。其工作原理分析，这里从略。 图3 4位右移寄存器逻辑图 2、双向移位寄存器 既能左移（由低位到高位）又能右移（由高位到低位）的寄存器，称为双向移位寄存器，这种工作方式在计算机中应用较多。 集成4位双向移位寄存器74LS194的外形及外引线排列如图4所示。图中DSR为数据右 图4 74LS194外形及外引线排列图 移输入端，DSL为数据左移输入端，D0～D3为数据并行输入端，M1、M0为工作方式控制端，CR为清零端，CP为时钟脉冲输入端，Q0～Q3为并行输出端。表2所示为74LS194的功能表。 表2 74LS194功能表 M1 M0 功 能 0 1 1 1 1 × × 0 0 0 1 1 0 1 1 清 零 保 持 右 移 左 移 并行输入 当M1M0=00时，寄存器中的确数据保持不变；当M1M0=01时，寄存器为右移工作方式，数据由DSR串行输入，从Q3串行输出；当M1M0=10时，寄存器为左移工作方式，数据由DSL串行输入，从Q0串行输出；当M1M0=11时，寄存器为并行工作方式，在CP上升沿到达时，将输入到D0～D3的数