第九章-XILINX-FPGA设计技术2-FPGA的同步设计.pdfVIP

同步设计技术 目标 更加有效的利用层次化设计 通过利用同步设计技术来增加电路的可靠性 和性能 提纲 • 层次化设计 • Xilinx FPGA的同步设计 • 小结 层次化设计 • 利用层次化将使 设计顶层 引用或例化IO 设计具有更好的 数据路径 可读性,重用性, 有限状态机 流水线 多选/分路 利于调试 算法 计数器 构造块 加减法器 标准宽度 移位器 流水线RAM 累加器 专用IP CoreGen FIFOs 参数化功能 FIR 滤波器 RAM 特定函数 层次化设计的优点 • 设计的可读性 易于理解设计的功能和数据流 易于调试 • 易于部分设计的重用性 可读性的设计技巧 • 层次化块设计遵循以下原则: 块之间进行局部数据流 块之间布线的最少化 可读性的设计技巧 • 为块和信号选择具有描述性（助计符）的标记 • 保持时钟单元的独立性 －确使时钟之间的交互清晰化 • 保持源文件的长度可管理性 －易于阅读,综合与调试 可重用性的设计技巧 • 建立一系列的块以便对所有设计者可用 寄存器组 FIFOs 其他标准化函数 应用中常用的客户端函数 可重用性的设计技巧 • 利用功能和目标Xilinx 系列来命名块 容易查找你所需要的块 举例: REG_4X8_S3 (用于Spartan-3系列的4个8比特寄存 器组) 可重用性的设计技巧 • 在独立文件夹保存文件以区别于Xilinx 自带的文件 夹,防止软件升级导致意外的删除 提 纲 • 层次化设计 • Xilinx FPGA的同步设计 • 小结 为何采用同步设计? • 同步设计的电路更可靠 事件通过具有明确间隔的时钟边沿来触发 上一级逻辑单元的输出有整个时钟周期的时间来传送给下一级 －在相同的时钟周期内，数据到达时间之间的偏差 是可以容忍的