输入／输出模块iob.pptxVIP

第2章 CPLD/FPGA结构 与工作原理 2.1 复杂可编程逻辑器件CPLD 2.2 现场可编程门阵列FPGA 2.3 CPLD和FPGA的比较习题 目 录第2章CPLD/FPGA结构与工作原理2.1复杂可编程逻辑器件CPLD 2.1复杂可编程逻辑器件CPLD CPLD是由EPLD演变而来，最终在通用阵列逻辑GAL上发展起来，主体结构仍然是基于ROM工艺的可编程与阵列和乘积项共享的或阵列结构，数据掉电不丢。CPLD芯片中，除了基本的可编程电路外，还集成了编程所需的高压脉冲产生电路以及编程控制电路，因此编程下载工作无需拔出芯片，在芯片正常的工作状态下进行即可。2.1.1 CPLD的基本结构 虽然不同厂家的CPLD产品在内部结构的命名上各不相同，但是基于构造的原理，基本可以将内部结构划分为通用逻辑单元、全局可编程布线区和输入/输出单元三部分，如图2.1所示。第2章CPLD/FPGA结构与工作原理2.1复杂可编程逻辑器件CPLD 图2.1 CPLD的结构第2章CPLD/FPGA结构与工作原理2.1复杂可编程逻辑器件CPLD CPLD的通用逻辑单元由与阵列、或阵列、输出逻辑宏单元构成，其中或逻辑阵列采用了乘积项共享的结构形式，使得CPLD能够实现更大规模的与或逻辑函数。 CPLD的全域可编程布线采用固定长度连线，因而所设计的电路更具时间可测性。根据信号的传输路径，能够计算出信号的延迟时间，这对设计高速逻辑电路非常重要。 CPLD中的I/O控制模块，根据器件的类型和功能不同，可有各种不同的结构形式，但基本上每个模块都由输入缓冲器、三态输出缓冲器、触发器以及与它们相关的选择电路组成。数据选择器的编程组态不同，将得到输入输出单元的不同组态，如单向输入单元、单向输出单元、双向输入/输出单元，而每种组态又分别有几种不同模式。第2章CPLD/FPGA结构与工作原理2.1复杂可编程逻辑器件CPLD 与FPGA相比，CPLD包含组合逻辑资源更丰富，寄存器的数量却比较少。因此，CPLD分解组合逻辑的功能很强，一个单元就可以完成十几或更多组合逻辑输入，所以它更适合复杂的多输入组合逻辑设计。 2.1.2 CPLD实现逻辑的基本原理 与阵列的功能是完成乘积项，或阵列由多个或门构成，功能是将乘积项相加，完成用与或式表达的逻辑函数。 例如一个逻辑电路如图2.2所示，该电路包括组合电路和时序电路两部分，组合电路部分的输出用函数 表达，时序电路是一个D触发器。第2章CPLD/FPGA结构与工作原理2.1复杂可编程逻辑器件CPLD 图2.2 逻辑电路图第2章CPLD/FPGA结构与工作原理2.1复杂可编程逻辑器件CPLD 组合逻辑函数F用CPLD的与、或逻辑阵列来实现的原理图如图2.3所示。在乘积项阵列中，每个交叉点都是一个可编程熔丝，如果导通则实现“与”逻辑，用“．”表示，与阵列与或阵列一道共同构成复杂的组合逻辑F。图2.3用CPLD的与或阵列实现函数F第2章CPLD/FPGA结构与工作原理2.2现场可编程门阵列FPGA 2.2现场可编程门阵列FPGA FPGA属于高密度PLD，它的主体结构虽然也包含底层逻辑单元、输入/输出单元、连线资源，但是内部结构和工作原理与CPLD有着很大的区别。 2.2.1主要内部资源 这里主要介绍可编程逻辑块CLB（Configurable Logic Block）、输入／输出模块IOB（I/O Block）、可编程互连资源IR（Interconnect Resource）和时钟网络资源，FPGA的基本结构如图2.4所示。第2章CPLD/FPGA结构与工作原理2.2现场可编程门阵列FPGA图 2.4 FPGA的基本结构 第2章 CPLD/FPGA结构与工作原理2.2现场可编程 门阵列FPGA 一个FPGA芯片包括成千上万个CLB，它的排列形式与门阵列单元的排列类似，所以用“门阵列”描述。在阵列之间，配备了丰富的可编程连线资源以及开关盒与连线盒，用于逻辑块之间的通信。1.可编程逻辑块CLB CLB是FPGA的主要组成部分，是实现逻辑功能的基本单元，包括多个查找表LUT（Look Up Table）和时序逻辑电路（如寄存器）、组合逻辑电路（如多路选择器和加法器）等。1）查找表LUT LUT是FPGA基于SRAM工艺，用存储器来构造一个函数发生器，一个N输入的查找表，可以实现N个输入变量的任何函数（至于是何种函数，要看如何配置），相当于地址线为N条的RAM存储了2N个1bit的数据，每一位数据都对应于逻辑函数式的一个最小项。LUT的输入一般为4位、6位或者更多，因此，LUT能够灵活描述任何复杂的组合逻辑。以4输入LUT为例，FPGA查找表的内部结构如图2.5所示。 第2章 CPLD/FPGA结构与工作原理2.2现场可编程