数字电子技术基础全套课件-4.pptVIP

（2）全加器： A---加数；B---被加数；Ci---低位的进位；S---本位和；Co---进位。 逻辑状态表见下页 相加过程中，既考虑加数、被加数又考虑低位的进位。 课本上采用了圈0的方法 3个输入端 2个输出端 双全加器74LS183 （1）串行进位加法器 如图：用全加器实现4位二进制数相加。 低位全加器进位输出 高位全加器进位输 入 注意：CI0=0 和 进位 多位加法器 （2）超前进位加法器 例4.3.7 解： BCD码+0011=余3码 设输入8421码用变量DCBA表示，输出余三码用变量Y3Y2Y1Y0表示。则有 Y3Y2Y1Y0＝ DCBA+0011 解： 设输入余三码用变量DCBA表示，输出8421码用变量Y3Y2Y1Y0表示。则有 Y3Y2Y1Y0＝ DCBA+[0011]补 ＝DCBA+1101 用一片74LS283将余三码转换成8421BCD码。 余3码－0011=BCD码 全减器真值表 A---被减数； B---减数； C---低位的借位； D---本位差； J---向高位的借位。 §4.3.5 数值比较器 定义：对两数A、B（可以是一位，也可是多 位）进行大小比较的逻辑电路。比较 的结果有AB、AB、A=B三种结果。 一、1位数值比较器 设A＞B时Y1＝1；A＜B时Y2＝1；A＝B时Y3＝1。 得1位数值比较器的真值表。 逻辑表达式 逻辑图 二、4位数值比较器 比 较 输 入 级 联 输 入 输 出 A3 B3 A2 B2 A1 B1 A0 B0 I(AB) I(AB) I(A=B) Y(AB)Y(AB) Y(A=B) A3B3 A3B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 × × A2B2 A2B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 × × × × A1B1 A1B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 × × × × × × A0B0 A0B0 A0=B0 A0=B0 A0=B0 ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 集成数值比较器 例4.3.8 试用两片74LS85组成一个8位数值比较器。 4.4 组合逻辑电路中的竞争－冒险现象 在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰 信号，使电路产生错误的输出，这种现象称为 竞争冒险。 一.竞争－冒险的概念 原因：主要是门电路的延迟时间产生的。 干扰信号 二.产生竞争－冒险的原因 三. 检查竞争－冒险的方法 只要输出端的逻辑函数在一定条件下能简化成 或 则可出现竞争－冒险现象。 当B=C=1时， Y＝A+A′ 存在竞争冒险 当A=C=0时　 存在竞争冒险 图(a) 图(b) 四. 消除竞争－冒险的方法 １．接入滤波电容 ２．引入选通脉冲 ３．修改逻辑设计（增加冗余项） §4.3.3 数据分配器与数据选择器 定义：将公共数据线上的信号根据需要送到多个 不同通道上去的逻辑电路。 一、数据分配器 框图： 输入端:1个 输出端:2n个 由74HC138构成的1路-8路数据分配器 数据输入端 地址输入端 数据输出端 二、数据选择器 定义：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路(又称多路开关). n位通道选择信号 数据选择器 D0 D1 D2 D2n-1 Y 输入端：2n个 输出端：1个 1、2选1数据选择器 A F 0 D0 1 D1 集成化 D0 D1 F A 1 D0 D1 A ?1 F 输入数据 输出数 据 控制信号 真值表 地址变量 输入数据 由地址码决定从４路输入中 选择哪１路输出。