数字电子技术第7章(新).ppt

第 7 章　大规模集成电路 7.1　概　述 6.2　只读存储器 一、ROM 的类型及其特点 二、ROM 的结构和工作原理 三、集成 EPROM 举例 四、用 PROM 实现组合逻辑函数 7.3 随机存取存储器 7.3.1 静态随机存储器SRAM 7.3.3、集成 RAM 举例 本 章 小 结 或阵列可编程的示意图 图（b）中，或阵列的耦合元件均串入了熔丝，从而构成可编程结构，因此输出函数F1、F2、F3可在用户编程时定义。通常所说的可编程还是不可编程就取决于阵列中输入、输出线交叉点处的耦合元件能否根据用户要求连接（即接通熔丝）或不连接（即断开熔丝）。 根据与阵列和或阵列各自是否可编程以及输出方式可否编程，SPLD可分为四大类型： 为了便于用 PROM 实现组合逻辑函数，首先需要理解 PROM 结构的习惯画法。 2. PROM 结构的习惯画法 A B 与门和或门的习惯画法 C Y A B C Y ≥1 A B C Y A B C Y ≥1 A1 A0 地址译码器(为与阵列) D3 D2 D1 D0 W3 W2 W1 W0 A1 A0 = m3 A1 A0 = m2 A1 A0 = m1 A1 A0 = m0 1 存储矩阵(为或阵列) 1 A1 地址译码器(为与阵列) W3 W2 W1 W0 D3 = m3 + m2 + m0 D3 = m2 + m1 D3 = m3 + m0 D3 = m3 + m2 1 1 A0 m3 m2 m1 m0 ≥1 ≥1 ≥1 ≥1 存储矩阵(为或阵列) PROM 结构的习惯画法 3. 怎样用 PROM 实现组合逻辑函数？ [例] 试用 PROM 实现下列逻辑函数 解：(1) 将函数化为标准与 - 或式 (2) 确定存储单元内容 　　由函数 Y1、Y2 的标准与 - 或式知： 　　与 Y1 相应的存储单元中，字线 W1、W4、W5、W6 对应的存储单元应为 1； 对应 m1、m4、m5、m6 　　与 Y2 相应的存储单元中，字线 W3、W5、W6、W7 对应的存储单元应为 1。 (3) 画出用 PROM 实现的逻辑图 A 1 ≥1 B 1 C 1 ≥1 m0 m1 m2 m3 m4 m5 m6 m7 地址译码器 Y1 Y2 主要要求： 了解 RAM 的类型、结构和工作原理。 了解集成 RAM 的使用。 了解 RAM 和 ROM 的异同。 了解 RAM 的扩展方法。 地址译码器 存储矩阵 读/ 写控制电路 2n ? m RAM 的结构图 A0 A0 An-1 … … … I/O0 I/O1 I/Om-1 R/W CS 一、SRAM的结构、类型和工作原理 RAM 与 ROM 的比较 相同处 ★ 都含有地址译码器和存储矩阵 ★ 寻址原理相同 相异处 ★ ROM 的存储矩阵是或阵列，是组合逻辑电路。 ROM 工作时只能读出不能写入。掉电后数据 不会丢失。 ★ RAM 的存储矩阵由触发器或动态存储单元构 成， 是时序逻辑电路。RAM 工作时能读出， 也能写入。读或写由读 / 写控制电路进行控制。 RAM 掉电后数据将丢失。 RAM 分类 静态 RAM(即 Static RAM，简称 SRAM) 动态 RAM(即 Dynamic RAM，简称 DRAM) 　　DRAM 存储单元结构简单，集成度高，价格便宜，广泛地用于计算机中，但速度较慢，且需要刷新及读出放大器等外围电路。 　　DRAM 的存储单元是利用 MOS 管具有极高的输入电阻，在栅极电容上可暂存电荷的特点来存储信息的。由于栅极电容存在漏电，因此工作时需要周期性地对存储数据进行刷新。 　　SRAM 存储单元结构较复杂，集成度较低，但速度快。 二、片选及读写控制电路 禁止读写 CS=1时 CS=0R/W=1 内部数据出现在I/O口上。 CS=0R/W=0 I/O上的数据写入内部存储器。 图7.3.2 1024 ? 4位RAM（2114）的结构框图 三举例 图7.3.3 六管NMOS静态存储单元 四、SRAM的静态存储单元 图7.3.4 六管CMOS静态存储单元 图7.3.5 双极型RAM 的静态存储单元 图7.3.6 四管动态MOS存储单元 7.3.2 动态随机存储器（DRAM） 一、动态存储单元 二、灵敏恢复/读出放大器 图7.3.9 DRAM中的灵敏恢复/读出放大器 三、DRAM的总体结构 图7.3.11 DRAM的总体结构框图 　　 A0