课件：低频数字相位测量仪的EDA技术综合应用实例与分析谭会生.ppt

15.4.2 系统的有关仿真 图15.12是FPGA数据采集电路VHDL程序设计仿真图。请读者自己对照程序进行仿真分析。 图15.12 FPGA数据采集电路仿真图 15.4.4 系统的硬件验证 1．单元电路的调试 FPGA/CPLD数据采集电路的调试：使用MAX+plus Ⅱ 10.0、计算机、GW48-CK EDA实验开发系统等软件和设备，对FPGA/CPLD测控电路进行VHDL程序的调试、有关仿真以及编程下载，硬件测试等。 单片机数据处理控制程序的调试：使用伟福6000(WAVE 6000 for windows)、计算机、伟福E6000L单片机仿真器及POD—8X5XP仿真头等软件和设备，对单片机数据处理控制程序进行调试。 2．系统的联合调试 在各个单元电路调试好后即可进行系统联调，各联调设备的连接请参考相关内容。 3．系统的硬件验证 系统联合调试成功后，可将单片机程序通过编程器固化到单片机中并插入EDA实验开发系统中的单片机插座上，将VHDL设计经过综合适配后的网表对CPLD/FPGA进行编程下载，输入相关的信号，并进行有关性能指标的测试，直到满足系统的设计要求为止。 15.5 设计技巧分析 (1) 在系统的总体设计方面，考虑到FPGA/CPLD具有集成度高，I/O资源丰富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机接口和运算控制功能，本系统利用FPGA/CPLD和单片机相结合，构成整个系统的测控主体，其中FPGA /CPLD主要负责数据采集，而单片机则负责读取FPGA/CPLD采集到的数据进行有关计算处理，以及键盘和显示的控制。 (2) 由于FPGA对脉冲信号比较敏感，而被测信号是周期相同，相位不同的两路正弦波信号，为了准确的测出两路正弦波信号的相位差及其频率，我们对输入波形在送入FPGA进行处理前先设置了一个具有正反馈功能的、由施密特触发器组成的整形电路进行整形，使正弦波变成方波信号，提高了系统的抗干扰能力。 (3) FPGA数据采集电路测量正弦波信号频率的原理是：在正弦波信号整形后得到方波信号的一个周期内对周期为Tc秒的数据采样信号进行计数，其计数结果乘以1/Tc，就是被测正弦波信号的频率，单位为Hz。 (4) 在本系统的设计中，FPGA在10 MHz数据采集信号作用下对待测信号周期计数，并对两个同频正弦信号的相位差所对应的时间差进行计数，分别得到19位数字量，19位数字量的物理单位是0.1 μs。 (5) 单片机数据运算控制电路的软件设计思路是，单片机不断地从FPGA读取信号的周期和a、b信号相位差所对应的时间差，读取数据后进行有关计算，并通过转换后，送出给显示模块实现频率和相位差的显示。 (6) 整个系统硬件电路中，单片机MCU与FPGA进行数据交换占用了P0口、P1口和P3口，因此我们数据显示电路的设计采用静态显示的方式，显示电路由8个共阳极七段数码管和8片1位串入8位并出的74LS164芯片组成。这种显示方式不仅可以得到较为简单的硬件电路，而且可以得到稳定的数据输出，这种连接方式不仅占用单片机端口少，而且充分利用了单片机的资源，容易掌握其编码规律，简化了软件编程，在实验过程中，也体现出较高的可靠性。数据显示电路详见图15.11所示。 15.6 系统扩展思路 (1) 设计并制作系统工作的外围电路：信号发生器(正弦波、三角波、方波)、直流工作电源。 (2) 系统联合调试成功后，可将单片机程序通过编程器进行固化到单片机中，将VHDL设计经过综合适配后的网表对CPLD/FPGA进行编程下载，将整个系统的外围电路设计制成印刷电路板。 (3) 参考图15.13设计制作一个移相网络：① 输入信号频率：100 Hz、1 kHz、10 kHz；② 连续相移范围：?45°～+45°；③ A′、B′输出的正弦信号峰?峰值可分别在0.3～5 V范围内变化。 图15.13 移相网络电路图 (4) 设计并制作一个数字式移相信号发生器(图15.14)，用以产生相位测量仪所需的输入正弦信号，要求：① 频率范围：20 Hz～20 kHz，频率步进为20 Hz，输出频率可预置； ② A、B输出的正弦信号峰?