第四章+组合逻辑电.ppt

试用4选1数据选择器74LS153（1∕2）和最少量的与非门实现逻辑函数： 练习 4.7 加法器与算术逻辑单元 运算 算术运算 逻辑运算 最基本的运算单元：加法器 加法器: 实现二进制加法运算的电路， 又分为半加器、全加器和多位加法器 　　常用的译码器有二进制译码器、二-十进制译码器和显示译码器等。 4.5.1 二进制译码器 三位二进制译码器的方框图 输入：二进制代码（N位）， 输出：2N个信号，每个输出对应一个最小项。 　　输入是三位二进制代码、有八种组合，八个输出端分别对应其中一种输入组合。因此，又把三位二进制译码器称为3线—8线译码器。 译码输入端 S为控制端。 S=1 译码工作 S=0 禁止译码， 输出全1 输出端 3线－8线译码器74LS138 可见，Y0～Y7是A2、A1、A0这三个变量的全部最小项的译码输出。 由逻辑图写出输出的逻辑式(S=1)，得到： 表4.4.1 74LS138的功能表 译中为“0”，输出为低电平 高电平有效 低电平有效 禁止译码 译码工作 二进制译码器—74LS138 逻辑符号 国标符号 简化逻辑符号 ★ 构成逻辑函数最小项发生器 如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码器的每一个输出端都对应一个逻辑函数的最小项。 输入变量 m0 二进制译码器—74LS138 应用 A B C m1 m2 m3 m4 m5 m6 m7 例1 用译码器74138实现组合逻辑电路F（X,Y,Z）=∑m(2,3,6,7) (2）将函数F转换成最小项表达式 (3)利用摩根定律变换,并将XYZ对应片子输入端CBA 将三个控制端按允许译码条件进行处理 (4) 将2，3，6，7的输出作为与非门输入，便得到逻辑函数F ★译码器的扩展——用两片74138扩展为4线—16线译码器 例2：试用两片3线－8线译码器74LS138组成4线－16线译码器，将输入的4位二进制代码D3D2D1D0译成16个独立的低电平信号Z0～Z15。 Y 0 Y 1 Y 2 Y 7 S 2 Y 3 74LS138(1) Z 5 Z 0 Z 6 Z 1 Z 7 Z 3 Z 2 Z 4 Y 4 Y 5 Y 6 S 3 S 1 A 0 A 1 A 2 Y 0 Y 1 Y 2 Y 7 S 2 Y 3 74LS138(2 ) Z 13 Z 8 Z 14 Z 9 Z 15 Z 11 Z 10 Z 12 Y 4 Y 5 Y 6 S 3 S 1 A 0 A 1 A 2 D 0 D 1 D 2 D 3 +5v D3 =0时，片(1)工作，片(2)禁止 D3 =1时，片(1)禁止，片(2)工作 译出0000～0111八个代码 译出1000～1111八个代码 4.5.2 二—十进制译码器 　　二—十进制译码器的逻辑功能是将输入的BCD码译成十个输出信号。 二－十进制译码器74LS42逻辑图 根据逻辑图得到： 二-十进制译码器74LS42的真值表 译中为0 拒绝伪码 4.5.3 数字显示译码器 在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。 二 十进制代码 译码器 驱动器 显示器 g f e d c b a 由七段发光二极管构成 例： 共阴极接法 a b c d e f g 0 1 1 0 0 0 0 1 1 0 1 1 0 1 低电平时发光 高电平时发光 共阳极接法 a b c g d e f + d g f e c b a g f e d c b a 共阴极接法 a b c d e f g 1. 七段字符显示器： 2．七段显示译码器7448 七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器。 7448的逻辑功能： （1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。 （2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码,如果此时输入RBI =0 ，则译码器的a～g输出全0，使显示器全灭；所以RBI称为灭零输入端。 （3）试灯。当LT=0时，无论输入怎样，a～g输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。 （4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。 作输入使用时，如果BI=0时，不管其他输入端为何值，a～g均输出0，显示器全灭。因此BI称为灭灯输入端。 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，R