5-触发器滨州学院版.pptVIP

集成负边沿JK触发器74HC76—带异步置位复位端 集成正边沿JK触发器74HC109—J-K’带异步置位复位端 集成负边沿JK触发器74HC112—高速30MHz 2 维持阻塞触发器 维持阻塞SR触发器 没有标注的四条线—电平触发的触发器 为了CLK上升沿后SR不起作用—增加1、2线形成锁存器。SR信号消失其状态仍能维持。 锁存器 锁存器 为了CLK上升沿后避免S’=0,R’=1?S’=1,R’=0导致S=1，R=1---增加3、4线，G3、G4构成锁存器 置1维持线 置0维持线 置0阻塞线 置1阻塞线 逻辑符号？？？ 2 维持阻塞触发器 维持阻塞D触发器 逻辑符号？？？ 带异步置位、复位端的维持阻塞D触发器 集成维持阻塞D触发器74HC74 3 利用门电路传输延迟时间的边沿触发器 逻辑符号？？？ 二、边沿触发器动作特点 边沿JK触发器画波形图 维持阻塞D触发器画波形图 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同 山东省省级精品课程 7/ 山东省省级精品课程 7/ 第五章 触发器 5.1 概述 一、触发器（Flip-Flop)：能够存储1位二值信号的基本单元电路统称为触发器 二、触发器基本特点：用于记忆1位二进制信号 1. 有两个能自行保持的稳定状态，表示逻辑状态0、1 2. 在输入信号作用下可以置成0或1 二、分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（RS, JK, D, T） 3. 存储数据的原理（静态:靠电路状态的自锁、动态：靠电容存储电荷存储数据） 一、电路结构与工作原理 5.2 SR锁存器（Set-Reset Latch） 1、电路结构 输入信号：RD直接复位端，置0端 SD直接置位端，置1端 输出信号（触发器状态）：互补输出端 Q=1、Q?=0:1状态（1态） Q=0、Q?=1:0状态（0态） 图形符号 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 0① 1 1 1 0① 2、工作原理 特性表 功能分析 特性表：Q为状态变量 特性方程 在任何时刻，输入都能直接改变输出的状态。 例： 二、动作特点 与非门SR锁存器集成电路74LS279 5.3 电平触发的触发器 一、电路结构与工作原理 0 X X 0 0 0 X X 1 1 1 0 0 0 0 1 0 0 1 1 1 1 0 0 1 1 1 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 1 0 1* 1 1 1 1 1* 带异步复位、置位端的电平触发SR触发器 在CLK=1的全部时间里， S和R的变化都将引起输出状态的变化。 二、动作特点 设定触发器初始状态 D触发器 0 X X 0 0 0 X X 1 1 1 0 0 0 0 1 0 0 1 1 1 1 0 0 1 1 1 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 1 0 1* 1 1 1 1 1* 集成电平触发的D触发器74HC75 集成电平触发三态的D触发器74HC373 利用CMOS传输门的电平触发D触发器--透明D型触发器 Transparent D-Latch 例题 5.4 脉冲触发的触发器 一、电路结构与工作原理 提高可靠性，要求每个CLK周期输出状态只能改变1次 CLK高电平有效 延迟输出，即CLK回到低电平以后输出状态才改变 X X X X 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1* 1 1 1 1* X X X X 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 X X X X 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1* 1 1 1 1* (5) 列出真值表 集成主从JK触发器74HC73 二、脉冲触发方式的动作特点 主从JK触发器一次变化现象:与主从SR触发器的不同 5.5 边沿触发的触发器 为了提高可靠性，增强抗干扰能力， 希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来 时的输入信号状态，与在此前、后输入的状态没有关系。 用CMOS传输门的边沿触发器 维持阻塞触发器 用门电路tpd的边沿触发器 · · · Edge-Triggered 一、电路结