数字电子技术及应用 教学课件 ppt 作者 李继凯 杨艳第6章 时序逻辑电路.pptVIP

6.1.1 时序逻辑电路的基本结构及特点 6.1 概述 6.1.2 时序逻辑电路的分类 同步：电路中所有触发器的时钟输入端都接于同一个时钟脉冲源，因此，所有触发器状态的变化是在同一个时钟信号作用下同时发生的。 6.1.3 时序逻辑电路功能的描述方法 （1）写出电路中每一个触发器的驱动方程（亦即写出每个触发器驱动输入端的逻辑表达式）。如果是异步时序电路，还要写出每个触发器的时钟方程。 （2）将得到的驱动方程代入相应触发器的特性方程，求得每个触发器的次态方程（状态方程）。 （3）写出输出方程。 （4）根据状态方程和输出方程，列出电路的状态转换表、画出状态转换图或时序图。 （5）如有必要，用一段文字描述时序电路的逻辑功能。 0 0 d1 d2 d3 d4 d5 d6 d7 执行右移操作 1 0 1 0 d1 d2 d3 d4 d5 d6 执行右移操作 1 置数 d7 d6 d5 d4 d3 d2 d1 0 9 0 1 1 1 1 1 1 1 8 d1 0 1 1 1 1 1 1 7 d2 d1 0 1 1 1 1 1 6 d3 d2 d1 0 1 1 1 1 5 d4 d3 d2 d1 0 1 1 1 4 d5 d4 d3 d2 d1 0 1 1 3 右移7次 d6 d5 d4 d3 d2 d1 0 1 2 置数 d7 d6 d5 d4 d3 d2 d1 0 1 操作 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 CP 7位并行输入—串行输出状态表 1 1 1 1 1 1 1 1 0 执行并行置数操作 0 置数 d7 d6 d5 d4 d3 d2 d1 0 9 0 1 1 1 1 1 1 1 8 d1 0 1 1 1 1 1 1 7 d2 d1 0 1 1 1 1 1 6 d3 d2 d1 0 1 1 1 1 5 d4 d3 d2 d1 0 1 1 1 4 d5 d4 d3 d2 d1 0 1 1 3 右移7次 d6 d5 d4 d3 d2 d1 0 1 2 置数 d7 d6 d5 d4 d3 d2 d1 0 1 操作 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 CP 7位并行输入—串行输出状态表 （3）构成顺序脉冲发生器 0 第6章 作业 6.1 6.2 6.6 6.7 6.9 6.10 6.12 6.16 例6.4.5 试用74LS163构成十进制计数器。 解（1） 置零法 0000 0001 0111 0110 0101 0011 0010 0100 1000 1001 0 （2） 置数法（置0000） 0000 0001 0111 0110 0101 0011 0010 0100 1000 1001 0 （2） 置数法(置1111) 1000 1111 0101 0100 0011 0001 0000 0010 0110 0111 0 /1 （2） 置数法(置1101) 0110 1101 0011 0010 0001 1111 1110 0000 0100 0101 0 /1 （2） 置数法(进位输出预置最小数法) 1111 0110 1100 1011 1010 1000 0111 1001 1101 1110 1 0 /1 例6.4.6 试用74LS290构成六进制计数器。 解（1） 异步置零法 0000 0001 0101 0011 0010 0110 0100 1 1 1 1 解（2） 异步置9法 1001 0000 0100 0010 0001 0101 0011 1 1 1 1 ② M＞N的情况 当要设计的计数器的模M＞N（N=16或10）时，可用多片4位二进制计数器或十进制计数器（一般为8421BCD码计数器）加译码电路来实现。各片之间的连接方式有串行进位方式、并行进位方式、整体置零方式和整体置数方式四种。 若M可以分解为两个小于N（N=16或10）的因数相乘，即M= N1×N2，则可以采用串行进位方式或并行进位方式将一个N1进制计数器和一个N2进制计数器连接起来，构成M进制计数器。 在串行进位方式中，以低位芯片的进位输出信号作为相邻高位芯片的时钟输入信号。在并行进位方式中，以低位芯片的进位输出信号作为相邻高位芯片的工作状态控制信号（计数器的使能信号），各片的时钟输入端同时接计数输入脉冲。 例6.4.7 试用并行进位方式和串行进位方式，将两片同步十