2014级单片机c船电.docVIP

中断编程，实验箱，定时计数器，串行通信，流水 1、微型计算机由微处理器、存储器和I/O接口电路构成。各部分通过地址总线（AB）、数据总线（DB）和控制总线（CB）相连。MCS-51单片机在片内程序存储器的配置上有掩膜ROM、EPROM和Flash、无片内程序存储器形式。 2． MCS-51单片机的存储器的组织采用何种结构？存储器地址空间如何划分？各地址空间的地址范围和容量如何？在使用上有何特点？ 答：在物理上设计成程序存储器、内部数据存储器和外部数据存储器3个独立的空间；MCS-51基本型单片机片内程序存储器为4KB，地址范围是0000H-0FFFH，用于存放程序和常数；片内数据存储器为128字节RAM，地址范围是00H-7FH，用于存放运算的中间结果、暂存数据和数据缓冲；另外在80H-FFH还配有21个SFR。片外数据存储器为64KB字节，地址范围是0000H-FFFFH，用于存放数据。 片内数据存储器128字节RAM可分为哪3个区域？，各区域地址范围和容量是多少？ 3．MCS-51单片机的P0~P3口在结构上有何不同？在使用上有何特点？ 答：作为通用I/O口时，P0、P1、P2和P3都是准双向口，P0需外接上拉电阻才有高电平输出。 作扩展使用时，P0可以作为地址/数据总线，此时是一个真正的双向口；P2口可以作为地址线的高8位；P3口是双功能口，每条口线还具有不同的第二功能。 另外，P0口的驱动能力为8个TTL负载，而其它口仅可驱动4个TTL负载。 5．MCS-51单片机复位后的状态如何？复位方法有几种？ 答：复位后，PC内容为0000H，P0口～P3口内容为FFH，SP内容为07H，SBUF内容不定，IP、IE和PCON的有效位为0，其余的特殊功能寄存器的状态均为00H。复位方法一种是上电复位，另一种是上电与按键均有效的复位。 6． MCS-51单片机的当前工作寄存器组如何选择？ 7．MCS-51单片机的程序存储器低端的几个特殊单元的用途如何？ 答：0000H：单片机复位入口地址；0003H：外部中断0的中断服务程序入口地址；000BH：定时/计数器0溢出中断服务程序入口地址；0013H：外部中断1的中断服务程序入口地址；001BH：定时/计数器1溢出中断服务程序入口地址；0023H：串行口的中断服务程序入口地址。 8.外部中断源有电平触发和边沿触发两种触发方式，这两种触发方式所产生的中断过程有何不同？怎样设定？ 答：当IT0=0时，为电平触发方式。电平触发方式时，CPU在每个机器周期的S5P2采样引脚电平，当采样到低电平时，置IE0＝１向CPU请求中断；采样到高电平时，将IE0清0。在电平触发方式下，CPU响应中断时，不能自动清除IE0标志。 电平触发方式时，外部中断源的有效低电平必须保持到请求获得响应时为止，不然就会漏掉；在中断服务结束之前，中断源的有效的低电平必须撤除，否则中断返回之后将再次产生中断。该方式适合于外部中断输入为低电平，且在中断服务程序中能清除外部中断请求源的情况。 当IT0=1时，为边沿触发方式。边沿触发方式时，CPU在每个机器周期的S5P2采样引脚电平，如果在连续的两个机器周期检测到引脚由高电平变为低电平，即第一个周期采样到=1，第二个周期采样到=0，则置IE0＝1，产生中断请求。在边沿触发方式下，CPU响应中断时，能由硬件自动清除IE0标志。 边沿触发方式时，在相继两次采样中，先采样到外部中断输入为高电平，下一个周期采样到为低电平，则在IE0或IE1中将锁存一个逻辑1。若CPU暂时不能响应，中断申请标志也不会丢失，直到CPU响应此中断时才清0。另外，为了保证下降沿能够被可靠地采样到，和引脚上的负脉冲宽度至少要保持一个机器周期（若晶振频率为12MHz，为1微秒）。边沿触发方式适合于以负脉冲形式输入的外部中断请求。 11、写出中断服务函数定义的一般形式，说明各中断源对应的中断序号。 12.80C51有几个中断源？各中断标志是如何产生的？又是如何复位的？CPU响应各中断时，其中断入口地址是多少？ 答：5个中断源，分别为外中断和、T0和T1溢出中断、串口中断。 电平方式触发的外中断标志与外中断引脚上的信号一致；边沿方式触发的外中断，中断引脚上出现下降沿后，中断标志由硬件置位，响应中断后由硬件自动复位。 T0和T1，定时/计数器计滿溢出后，中断标志由硬件置位，CPU响应中断时，由硬件自动复位。 RI和TI，串口收到或发出一字符信号后，中断标志由硬件置位。必须由软件复位。 各中断入口地址：―0003H，T0—000BH，—0013H，T1—001BH，RI和TI—0023H。 13、写出各循环语句构成循环结构的一般形式，说明其执行过程。 14.定时/计数器的4种工作方式各有何特点？ 单片机作扩展时，P2、P