VLSI低功耗设计方法综述.docVIP

VLSI低功耗设计方法综述 2011年第3期 (总第76期) 牡丹江师范学院(自然科学版) JournalofMudanjiangNormalUniversity NO.3.2011 T0talNo.76 VLSI低功耗设计方法综述 孙强 (牡丹江师范学院计算机科学与技术系,黑龙江牡丹江157011) 摘要:分析了VLSI电路功耗的来源,阐述了VLSI电路物理层,逻辑层,结构层等不同设计层次的低功 耗设计方法和VLSI高层次低功耗设计技术方法. 关键词:VLSI;低功耗;高层次综合 [中图分类号]TP391一[文献标志码]A[文章编号]1OO3—618o(2011}03—0006—02 随着VLSI集成度和时钟频率的不断提高, 电路的功耗问题显得越来越突出.有时可能因为 电路某些部分功耗过大引起温度过高而导致系统 工作不稳定或失效.功耗过大也会对封装带来很 大的困难.因此,功耗已经逐渐成为VLSI设计时 首要考虑的因素[1].为此,本文分析了CMOS电 路功耗的来源,阐述了VLSI不同设计层次的低 功耗设计方法和VLSI高层次低功耗设计方法. 1CM0S电路功耗来源 CMOS电路中有两种主要的功耗来源:动态功 耗和静态功耗.动态功耗包括负载电容的功耗(称 为开关功耗)和短路电流引起的功耗(称为短路功 耗);静态功耗主要是由漏电流引起的漏电功耗. 开关功耗当反相器的输入为理想阶跃波 时,对纯电容负载e,,充放电所消耗的功耗为开 关功耗.其公式为 PD—C厂.(1) 其中,厂为时钟频率,Ceff为有效开关电容,它不 仅依靠电路结构,而且依靠系统的输入类型,拟 为供应电压,也是CMOS电路的逻辑摆幅. 短路功耗当反相器输入为非理想阶跃波 时,在输人波上升沿或者下降沿瞬间,存在 PMOS器件和NMOS器件同时导通的区域,由此 引起的功耗称为短路功耗.其公式为 Ps一J.(2) 其中,为供应电压,为短路电流. 静态功耗从理论上讲,CMOS电路在稳定 状态下没有从电源到地的直接路径,所以没有静 态功耗.然而,在实际情况下,扩散器和衬底之间 的PN结上总存在反向漏电流,该漏电流与扩散 结点浓度和面积有关,从而造成一定的漏电功耗, 也就是静态功耗.其公式为 PL—Vaa工k.(3) 收稿日期:2011-02—28 基金项目:黑龙江省教育厅科学技术研究项目 ?6? 其中,为供应电压,J为漏电流. 由公式(1),(2),(3)可得出CMOS电路的总 功耗为 P—PD+Ps+PL.(4) 在公式(4)中,占主要地位的是P.,它大概占到 整个CMOS电路总功耗的75～80.短路功耗 和静态功耗与工艺有密切的关系,在系统设计时 较难控制.因此,CMOS电路的低功耗设计主要 考虑开关功耗[2]. CMOS电路中能耗和延迟公式可以通过公 式(5)和公式(6)表示. CMOS电路中每个操作的能耗公式为 E—er,vL.(5) 其中,C为有效开关电容,为供应电压. CMOS电路中每个操作的延迟公式为 ,V… 一意 其中,为阈值电压,k是常数,a为技术依赖因 子,V为供应电压. 2低功耗设计方法 VLsI低功耗设计技术覆盖面广,设计灵活多 变,既有系统的整体规划,又有物理的局部考虑.VL— sI低功耗的设计方法【3自下而上可以分为:物理层, 逻辑层,结构层,算法(行为)层和系统层. 物理层功耗优化技术物理层功耗优化技术 主要以晶体管为基本器件来估算电路的功耗.在 物理层由于节点的电平翻转行为已经确定,所以 只有通过调整节点的电容来改善功耗.具体说,可 以通过合理安排晶体管的次序来优化功耗.主要 有绝缘体上硅设计技术和布局布线优化技术. 逻辑层功耗优化技术逻辑层功耗优化技术 主要以逻辑门为基本器件来估算电路的功耗,所 以它没有晶体管级功耗的分析工具精确,但它所 2011年第3期 (总第76期) 牡丹江师范学院(自然科学版) Journal0fMudanjiangNormalUniversity NO.3,2011 TotalNO.76 表示的电路更易懂.目前逻辑层功耗优化技术有 逻辑优化设计,预计算技术和多阂值电压等技术. 结构层功耗优化技术结构层功耗优化技术 是在确定电路实现方案时考虑电路的功耗问题, 在电路的面积,速度,功耗和可测性方面做出权 衡.因此,设计会在面积,速度和可测性方面有所 牺牲,但是电路的功耗往往会有一个数量级的下 降.目前主要采用并行结构和流水线两种方法. 行为(算法)层和系统层功耗优化技术行为 层设计是首先翻译和分析硬件描述语言,并在给 定的性能,面积和功耗的条件下,确定需要哪些硬 件资源,如功能单元,存储器,互连单元和控制器 等.由于实现设计的功能可能有多种硬件结构,因 而行为层低功耗设计主要是在满足目标和约束条 件