东南大学数电第三章.pptVIP

* 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 X 1 逻辑功能：高电平使能的三态缓冲器 0 1 CMOS三态门 电路结构 逻辑符号 * CMOS三态门 EN A F 0 0 1 0 1 0 1 × Z VDD F A EN T3 T4 T1 T2 1 EN 低电平使能的三态非门 逻辑符号 * 3.1 逻辑门电路简介 3.2 基本CMOS逻辑门电路 3.3.3 CMOS门电路的重要技术参数 第三章 逻辑门电路 3.7 逻辑描述中的几个问题 * 3.3.3 CMOS门电路的重要技术参数 1. 输入和输出的高低电平 vO O 关 门 区 vI 开 门 区 VH VOHmin VOLmax 转换区 VILmax VIHmin VL Vth 门电路的电压传输特性（反相） 高电平VH、低电平VL 输入高电平下限VIHmin 输入低电平上限VILmax 输出高电平下限VOHmin 输出低电平上限VOLma 阈值电平VTH * 2. 噪声容限 VNL=VILmax-VOLmax VNH=VOHmin-VIHmin 低电平干扰容限 高电平干扰容限 门电 路1 门电 路2 vO vI 在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力。 * 3. 传输延迟时间 内因 载流子渡越时间，存储效应 外因 电容的充放电效应 半幅点 tPHL tPLH vi vo 门电路延迟时间 平均延迟时间 传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。 * 4.功耗 静态功耗 门电路稳定输出某个逻辑电平时消耗的功率 动态功耗 门电路在输出电平由0变1、由1变0过程中所消耗的功率的平均值 5.延时-功耗积 是速度功耗综合性的指标. 用符号DP表示 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗 TTL门电路来说，静态功耗是主要的 * 6.扇入与扇出数 扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。 带拉电流负载 当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。 高电平扇出数: IOH :驱动门的输出端为高电平电流 IIH :负载门的输入电流 扇入数：取决于输入端的个数。 带灌电流负载 当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。 IOL ：驱动门的输出端为低电平电流 IIL ：负载门输入端电流 低电平扇出数: * 3.1 逻辑门电路简介 3.2 基本CMOS逻辑门电路 3.3.3 CMOS门电路的重要技术参数 第三章 逻辑门电路 3.7 逻辑描述中的几个问题 * 3.7 逻辑描述中的几个问题 3.7.1 正负逻辑问题 正逻辑：高电平-逻辑1， 低电平-逻辑0 负逻辑：高电平-逻辑0， 低电平-逻辑1 VA VB VL 0 v 0 v 0 v 0 v 3 v 0 v 3 v 0 v 0 v 3 v 3 v 3 v A B L 0 0 0 0 1 0 1 0 0 1 1 1 A B L 1 1 1 1 0 1 0 1 1 0 0 0 “1”—高电平 “0”—低电平 “0”—高电平 “1”—低电平 L=A·B L=A+B 正逻辑 负逻辑 * 正负逻辑的等效变换 正逻辑 负逻辑 与非 或非 与 或 非 非 同一电路的正负逻辑表达式是相互对偶的。 * 3.7.2 基本逻辑门电路的等效符号及其应用 1. 基本逻辑门的等效符号 与门及其等效符号 或门及其等效符号 * 与非门及其等效符号 或非门及其等效符号 * 2. 逻辑门等效符号的应用 利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。 逻辑电路 逻辑电路的等效变换 用与非门替代等效符号 * 3. 逻辑门等效符号强调低电平有效 控制电路 AL是低电平有效的信号 RE是高电平有效的信号 当 EN=0 器件工作 * 如RE、AL都要求高电平有效，EN高电平有效 如RE、AL都要求低电平有效，EN高电平有效 如RE、AL都要求高电平有效，EN低电平有效 * 总结: 1）在某些具体的逻辑电路中,有的输入变量是以低电平作为有效信号的,这时为强调”低电平有效”,便在信号输入端加入一圆圈,并在信号上加”非”号。 2）分析时只要用反相器代替输入端的小圆圈就可以了，把这种混合逻辑电路图看作是以输入端的小圆圈代替反相器的简化画法。 3）但当小圆圈在集成芯片的输入端时，一般不去消掉小圆