数字电路第六章课件Combinational Logic Design Practices.ppt

DIFF A0 B0 A1 B1 A2 B2 A3 B3 给出足够的异或门和宽度足够的或门， 可以搭建任意输入位数的等值比较器。 How to Build a N-bit Comparator? 必须每位都相等 —— 并行比较 —— 串行比较 4位等值比较器 Iterative circuit（迭代电路） Iterative：重复的, 反复的, [数]迭代的 PI CI CO PO PI CI CO PO PI CI CO PO C0 C1 C2 Cn PO0 PO1 POn-1 Primary outputs 主 输 出 PI0 PI1 PIn-1 Primary inputs 主 输 入 Boundary inputs 边界输入 Boundary outputs 边界输出 Cascading output 级联输出 An Iterative Comparator X Y CMP EQI EQO X0 Y0 X1 Y1 XN-1 YN-1 EQ1 EQ2 EQN EQN-1 1 X Y CMP EQI EQO X Y CMP EQI EQO —— 每位串行比较 A B EQ 迭代的方法可能节省费用，但速度慢 用于级联的输入 Figure 6-77 EQO EQI EQ_L A B LT_L GT_L 1-Bit Magnitude Comparator  (一位数值比较器) ① AB（A=1, B=0）则 A·B’=1 可作为输出信号 ② AB（A=0, B=1）则 A’·B=1 可作为输出信号 ③ A=B ，则A⊙B=1，可作为输出信号 输出低电平有效 EQ_L = A·B’+A’·B = A?B = (A⊙B)’ LT : Less Than EQ : Equal GT : Greater Than (A’·B)’ (A·B’)’ n-Bit Magnitude Comparator(多位数值比较器) A(A3A2A1A0) 和 B(B3B2B1B0)自高而低逐位比较 EQ = (A3⊙B3)·(A2⊙B2)·(A1⊙B1)·(A0⊙B0) GT = (A3B3) LT = EQ’ · GT’ = ( EQ + GT )’ 或 (A3 = B3)· (A2 = B2)· (A1B1) 或 (A3 = B3)·(A2 = B2)·(A1 = B1)· (A0B0) 或 (A3 = B3)· (A2B2) A3· B3’ A2· B2’ A1· B1’ A0· B0’ ⊙ ⊙ ⊙ ⊙ ⊙ ⊙ + + + 74x85 4-Bit Comparator 74x85 ( 4位比较器74x85) A0 A1 A2 A3 ALTBIN AEQBIN AGTBIN 级联输入，用于扩展 ALTBOUT = (AB) + (A=B)·ALTBIN 通常低位的输出接高位的输入 A=B：低位和高位都相等 A高位B高位 A高位=B高位 A低位B低位 AB AEQBOUT = (A=B)·AEQBIN AGTBOUT = (AB) + (A=B)·AGTBIN Serial Expanding Comparators(比较器的串行扩展) XD[11:0] YD[11:0] [3:0] [7:4] [11:8] XY X=Y XY +5V ABI A=BI ABI ABO A=BO ABO A0~A3 B0~B3 74x85 ABI A=BI ABI ABO A=BO ABO A0~A3 B0~B3 74x85 ABI A=BI ABI ABO A=BO ABO A0~A3 B0~B3 74x85 3片74x85构成12位比较器 低位 高位 P0 P1 P2 P3 P4 P5 P6 P7 8-bit comparator 74x682 问题1：怎样表示以下输出？ active-high：P DIFF Q active-high ：P EQ Q active-high ：P GE Q active-high ：P LT Q （P463 图6-81） GE LT 问题2：能否扩展？？ 注意：没有级联输入端 P464 Figure 6-82 3片74x682构成24位比较器 P0~P7 P=Q Q0~Q7 PQ P0~P7 P=Q Q0~Q7 PQ P0~P7 P=Q Q0~Q7 PQ [7:0] [15:8] [23:16] P[23:0] Q[23:0] PEQQ PGTQ Parallel Expanding Comparators(比