第4章组合逻辑电路2.pptVIP

§4.3.4 译码器( Decoder) 一、二进制译码器(最小项译码器) 输入：一组二进制代码 输出：一组与输入代码一一对应的高、低电平信号。 2位二进制译码器； 3位二进制译码器 (74LS138)； 1) 真值表 3) 逻辑图 Y3=A1A0=m3 Y0=A1A0=m0 Y1=A1A0=m1 Y2=A1A0=m2 S 端为控制端(片选端、使能端) 当S=0时，译码器工作； 当S=1时，译码器禁止，所有的输出端均为0。 输入 输 出 A1 A0 Y3 Y2 Y1 Y0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 0 1 0 1 0 0 0 2位二进制译码器 2) 输出表达式 A1 A0 1 1 1 S Y3 Y2 Y1 Y0 4)逻辑符号(2线—4线译码器) 输出0有效的2线—4线译码器可用与非门构成， 输出1有效 5)常用集成2线—4线译码器 0 m = 0 1 A A = = 1 m 2 Y 2 m = 3 Y 3 m = 0 1 A A = 74LS139： 双2线—4线译码器 输出0有效 1 Y = 0 1 A A = 0 1 A A Y 0 Y3 Y2 Y1 Y0 A0 A1 S Y3 Y2 Y1 Y0 A0 A1 S 74LS139 Y 13 Y 12 Y 11 Y 10 Y 23 Y 22 Y 21 Y 20 A 20 A 21 S 2 A 10 A 11 S 1 输出逻辑表达式 3位二进制译码器 3位二进制（3线－8线）译码器框图如下所示： 二进制译码器可采用二极管与门阵列或三极管集成门电路等构成。 3位二进制译码器 （1）二极管与门阵列译码器电路 二极管与门阵列构成的3位二进制译码器电路图 1(3V) 1(3V) 0(0V) +5V 3位二进制译码器 用二极管与门阵列构成的译码器： （2）三极管集成门译码器电路 中规模（MSI）集成电路通常采用三极管集成门（如TTL）电路。 下面以74LS138 3线－8线译码器为例来分析译码器的工作原理： 优点： 结构简单 缺点： 1、电路的输入电阻较低而输出电阻较高； 2、输出的高、低电平信号发生偏移（0.7V） 因此，二极管门阵列译码器通常用于大规模(LSI)集成电路中 3线—8线译码器:74LS138 逻辑符号 (输出0有效)： 当控制端S1S2S3=100 时，译码器处工作状态， 它能将三位二进制数的每个代码分别译成低电平。 译码器禁止时，所有输出端都输出无效电平 (高电平)。 74LS138功能表 1 1 1 1 1 1 1 3-8译码器74xx138内部逻辑图 74LS138各输出函数表达式 最小项译码器 1) 同理,四位二进制译码器为4线—16线译码器。 2) 二进制译码器就是 n线—2n线译码器，即，n变量全部最小项的译码器。 逻辑功能：将输入的BCD码的10个代码译成10个高、低电平输出信号。它属于码制变换译码器中的一种。 二、二－十进制译码器 4线－10线译码器74LS42是 二－十进制译码器的一个典型例子，它将所输入的8421－BCD码二进制代码译成十进制代码0～9。 ?线－?线 译码器 功能：将输入的BCD码译成高、低电平输出信号。 74LS42功能表 图3.3.8 74LS42逻辑电路图 74LS42逻辑电路图及各输出表达式 思考：如何实现5421、2421、余3码等BCD码的译码转换？ 逻辑功能：将数字(0～9)、文字、符号(A~F)等的二进制代码翻译并显示出来的电路叫显示译码器。它包括译码驱动电路和数码显示器两部分。 三、显示译码器 按发光物质分，数码显示器可以分为以下四种类型： 1)半导体显示器，亦称发光二极管(LED)显示器； 2)荧光数字显示器，如荧光数码管、场效发光数字板等； 3)液晶数字显示器，如液晶显示器(LCD)、电泳显示器等； 4)气体放电显示器，如辉光数码管、等离子显示板等。 有机化合物液晶显示器结构及工作原理（动态散射效应） 缺点: 亮度很差，响应速度较低（10～200ms）。 优点: 功耗极小 ，工作电压很低（1V）。 数码显示实物图