时序逻辑电路练习试题.docxVIP

4．有一T触发器，在T=1时，加上时钟脉冲，则触发器 。 A．保持原态 B．置0 C．置1 D．翻转 5．假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 。 A．J=×，K=0 B．J=0，K=× C．J=1，K=× D．J=K=1 6．电路如图T4.6所示。实现的电路是 。 A． B． C． D． 图T4.6 7．电路如图T4.7所示。实现的电路是 。 A． B． C． D． 图T4.7 9．将D触发器改造成T触发器，如图T4.9所示电路中的虚线框内应是 。 图T4.9 A．或非门 B．与非门 C．异或门 D．同或门 13．用n只触发器组成计数器，其最大计数模为 。 A．n B．2n C．n2 D．2 n 14．一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为 ： A．01011 B．01100 C．01010 D．00111 15．图T4.15所示为某计数器的时序图，由此可判定该计数器为 。 A．十进制计数器 B．九进制计数器 C．四进制计数器 D．八进制计数器 图T4.15 16．电路如图T4.16所示，假设电路中各触发器的当前状态Q2 Q1 Q0为100，请问在时钟作用下，触发器下一状态Q2 Q1 Q0为 。 图T4.16 A．101 B． 100 C． 011 D． 000 17．电路图T4.17所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为 。 图T4.17 A． 101 B．010 C．110 D．111 18．电路如图T4.18所示， 74LS191具有异步置数的逻辑功能的加减计数器，其功能表如表T4.18所示。已知电路的当前状态Q3 Q2 Q1 Q0为1100，请问在时钟作用下，电路的下一状态Q3 Q2 Q1 Q0为 。 图T4.18 A． 1100 B． 1011 C． 1101 D． 0000 表T4.18 74LS191功能表 CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 × × × d0 d1 d2 d3 d0 d1 d2 d3 1 0 0 ↑ × × × × 加 法 计 数 1 0 1 ↑ × × × × 减 法 计 数 1 1 × × × × × × 保 持 2．由与非门构成的基本SR锁存器如图P4.2所示，已知输入端 、的电压波形，试画出与之对应的Q和的波形。 图P4.2 解： 8．有一上升沿触发的JK触发器如图P4.8（a）所示，已知CP、J、K信号波形如图P4.8（b）所示，画出Q端的波形。（设触发器的初始态为0） （a） （b） 图P4.8 解： 9． 试画出如图P4.9所示时序电路在一系列CP信号作用下，Q0、Q1、Q2的输出电压波形。设触发器的初始状态为Q=0。 图P4.9 解：先画Q0波形，再画Q1波形，最后画Q2波形。 10．有一简单时序逻辑电路如图P4.10所示，试写出当C= 0和C=1时，电路的状态方程Qn+1，并说出各自实现的功能。 图P4. 10 解：当C=0时，J=X ，K=X 为T触发器 当C=1时， J=X 为D触发器 13．时序电路如图P4.13（a）所示。给定CP和A的波形如图P4.13（b）所示，画出Q1、Q2、Q3的波形，假设初始状态为0。 （a） （b） 图P4.13 解： ，，， 15．试分析如图P4.15同步时序逻辑电路，并写出分析过程。 图P4.15 解：（1）写出驱动方程 （2）写出状态方程 ，， （3）列出状态转换真值表 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 1 （4）画出状态转换