异步通信控制器课程设计实验报告1.pdfVIP

北京邮电大学实验报告 基于 VHDL 的课程设计实验报告 班级： 2008211126 学号： 专业： 信息工程 姓名： 王海锋（ 11） 设计一：异步串行通信控制器 一、实验目的 1、熟悉异步通信信息传输格式； 2、掌握状态机的原理与设计方法； 3、了解异步通信的原理和特点； 4 、掌握异步通信接口的设计方法； 二、实验内容与设计过程 本实验通过计算机辅助设计， 用 VHDL语言设 计实现异 步串行通信控制器， 设计总体 思路是按照实验内容要求，将整个程序设计分成三个主要模块：异步发送电路模块 transmitter 、接受电路模块 receiver 和通信控制器模块 info_control 。 （ ） 1 异步发送电路模块 发送模块主要完成的任务是将并行输入的 8 位数据串行的输出出去。 1、程序中主要用到了发送双缓冲和计数器。发送双缓冲：包括‘发送缓冲寄存器 TB （Tx Buffer ）’和‘发送移位寄存器 TS （Tx Shifter ）’； TB 用于暂时存储输入 的 8 位数据， TS 用于移位输出（并串变换）。计数器代替状态机用于状态控制计数， 用来指示数据发送完成。 2 、实验中设置发送字长 =8 位，最高位是奇校验位； 发送停止位至少为 1 位；另外， 为了发送的准确性，要求发送速率由发送时钟 TCLK 输入确定，是 TCLK 频率的 1/8 。 3 、实验中需要发送缓冲器的指示位‘ TBE （Tx Buff. Empty ）’=1 ，表示‘发送缓 冲器空，请求下一发送数据’ 。若允许发送中断（ ETBE=1 ），则可产生发送中断请求； 现行数据发送出去之后，若 TBE=0 （发送缓冲器满），则把 TB 中的数据‘装入’ TS ， 把 TBE 置位，并开始发送。若 TBE=1 ，则继续发送停止位，直到 TBE=0 。 4 、发送模块设计框图如下图 1 所示： RESET,TCLK,WR COUNT 8 级发送缓存器 TB （最高位作为奇校验位） DATA_IN 计数器 EN 8 级移位寄存器 TS （并—串变换） TXD （ ） 2 接收电路模块 接收模块的主要任务是完成对发送模块发送的数据进行异步接收， 并把数据串并变 换后进行缓存， 以便接收设备把它取走。这里异步就是说接收模块使用的时钟和发送模 块是不同的，即收发双方各用自己的时钟来控制发送和接收。 1、程序中主要用到了发送双缓冲和接收控制器。接收双缓冲，包括‘接收移位寄 存器 RS （Rx Shifter ）’和‘接收缓冲器 RB （Rx Buffer ）’；它们与发送模块是对称 的，因此设置 RS 为 9级， RB为 8