集成电路基本制造工艺.ppt

* 21 21 21 21 21 21 21 21 21 14 * 22 22 22 22 22 22 22 22 22 15 * 23 23 23 23 23 23 23 23 23 * 24 24 24 24 24 24 24 24 24 * * * dual-well approach uses both n- and p- wells grown on top of a epitaxial layer(using trench isolation areas of SiO2) * * * * Example: Intel 0.25 micron Process 5 metal layers Ti/Al - Cu/Ti/TiN Polysilicon dielectric Interconnect Impact on Chip 功耗 驱动能力 CMOS 双极型 Bi-CMOS BiCMOS集成电路工艺 BiCMOS工艺分类 以CMOS工艺为基础的BiCMOS工艺 以双极工艺为基础的BiCMOS工艺。 以P阱CMOS工艺为基础的BiCMOS工艺 NPN晶体管电流增益小； 集电极的串联电阻很大; NPN管C极只能接固定电位，从而限制了NPN管的使用 以N阱CMOS工艺为基础的BiCMOS工艺 NPN具有较薄的基区，提高了其性能； N阱使得NPN管C极与衬底隔开，可根据电路需要接电位 集电极串联电阻还是太大，影响双极器件的驱动能力 在现有N阱CMOS工艺上增加一块掩膜板 以N阱CMOS工艺为基础的改进BiCMOS工艺 使NPN管的集电极串联电阻减小5?6倍； 使CMOS器件的抗闩锁性能大大提高 三、后部封装 （在另外厂房） （1）背面减薄 （2）切片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）所封 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成测 （11）打印、包装 金丝 劈 加热 压 焊 Circuit PAD CHIP 三、后部封装 （在另外厂房） 作业： 1.1、1.2、1.6 名词解释： 主要的CMOS工艺 有哪些？ 3. 名词解释： MOS NMOS PMOS CMOS 场氧、有源区、硅栅自对准工艺 本章结束 * * * * 8 8 8 8 8 8 8 8 8 3 * 9 9 9 9 9 9 9 9 9 4 * 10 10 10 10 10 10 10 10 10 5 * 11 11 11 11 11 11 11 11 11 6 * 12 12 12 12 12 12 12 12 12 7 * 13 13 13 13 13 13 13 13 13 8 * 14 14 14 14 14 14 14 14 14 * 15 15 15 15 15 15 15 15 15 9 * 17 17 17 17 17 17 17 17 17 11 * 18 18 18 18 18 18 18 18 18 12 * 19 19 19 19 19 19 19 19 19 * 20 20 20 20 20 20 20 20 20 13 * Polysilicon gate is patterned before source and drain are created – thereby actually defining the precise location of the channel region and the locations of the source and drain regions. This allows for very precise positioning of the source and drain relative to the gate. Note that can’t completely stop lateral diffusion – accounts for difference between drawn transistor dimensions and actual ones silicon substrate oxide oxide gate oxide 薄的栅氧化层 silicon substrate oxide oxide polysilicon gate oxide silicon substrate oxide oxide gate gate ultra-thin gate oxide polysilicon gate silicon substrate oxide oxide gate gate photoresist Scanning direction of ion beam （离子束的扫描方向） impl