《计数器的功能、分类和基本原理》.docVIP

计数器的功能、分类和基本原理 1. 计数器功能 由实训5已知，计数器的基本功能就是计算输入脉冲的个数。计数器是数字系统中应用最广泛的时序逻辑部件之一，除了计数以外，还可以用作定时、分频、信号产生和执行数字运算等，是数字设备和数字系统中不可缺少的组成部分。 2. 分类 计数器种类很多，分类方法也不相同。 根据计数脉冲的输入方式不同可把计数器分为同步计数器和异步计数器。计数器是由若干个基本逻辑单元——触发器和相应的逻辑门组成的。如果计数器的全部触发器共用同一个时钟脉冲，而且这个脉冲就是计数输入脉冲时，这种计数器就是同步计数器。如果计数器中只有部分触发器的时钟脉冲是计数输入脉冲，另一部分触发器的时钟脉冲是由其他触发器的输出信号提供，这种计数器就是异步计数器。 根据计数进制不同又可分为二进制、十进制和任意进制计数器。各计数器按其各自计数进位规律进行计数。 根据计数过程中计数的增减不同又分为加法计数、减法和可逆计数器。对输入脉冲进行递增计数的计数器叫做加法计数器，进行递减计数的叫做减法计数器。如果在控制信号作用下，既可以进行加法计数又可以进行减法计数，则叫可逆计数器。 3. 计数器的基本原理 通过对第三章触发器的学习已知，T 触发器是翻转型触发器，也就是说，输入一个CP脉冲该触发器的状态就翻转一次。如果T 触发器初始状态为0，在逐个输入CP脉冲时，其输出状态就会由0→1→0→1不断变化。此时称触发器工作在计数状态，即由触发器输出状态的变化，可以确定输入CP脉冲的个数。一个触发器能表示一位二进制数的两种状态，两个触发器能表示两位二进制数的4种状态，n个触发器能表示n位二进制数的种状态，即能计个数。依此类推。 图1（a）是由3个JK触发器构成的3位二进制计数器。其中FF2为最高位，FF0为最低位，计数输出用Q2Q1Q0表示。3个触发器的数据输入端的输入恒为“1”，因此均工作在计数状态。而CP0=CP（外加计数脉冲），CP1= Q0，CP2= Q1。设计数器初始状态为Q2Q1Q0= 000，第1个CP作用后，FF0翻转，Q0由“0” →“1”，计数状态Q2Q1Q0由000→001。第2个CP脉冲作用后，FF0翻转，Q0由“1”→“0”，由于Q0下降沿的作用，Q1由“0”→“1”，计数状态Q2Q1Q0由001→010。依此类推，逐个输入CP脉冲时，计数器的状态按Q2Q1Q0=000→001→010→011→100→101→110→111的规律变化。当输入第8个CP脉冲时，Q0由“1”→“0”，其下降沿使Q1由“1” →“0”，Q1的下降沿使Q2由“1”→“0”，计数状态由111→000，完成一个计数周期。计数器的状态图和时序图如图1（b）（c）所示。 （a） （b） （c） 图1 三位异步二进制计数器及状态图和时序图 对上述计数器，由于各触发器的翻转不是受同一个CP脉冲控制的，故称为异步计数器。有时为使计数器按一定规律进行计数，各触发器的数据输入端还要输入一定的控制信号。 异步计数器的电路简单，对计数脉冲CP的负载能力要求低，但因逐级延时，工作速度较低，而且反馈和译码较为困难。 同步计数器的各触发器在同一个CP脉冲作用下同时翻转，工作速度较高，但控制电路复杂，由于CP作用于计数器的全部触发器，所以CP的负载较重。 修改反馈和数据输入，可以用二进制计数器构成十进制或任意进制计数器。例如在计数至Q3Q2Q1Q0=1001时，由于反馈的结果，在输入第10个CP脉冲后，使计数状态由1001→0000，即恢复到初始状态，则构成十进制计数器。实训5中的计数器就是这样连接的。同样，若在输入第6个CP脉冲后，能使计数状态由101→000，即构成六进制计数器。 以上所述是由小规模集成触发器组成的计数器，在数字技术发展的初期应用比较广泛。但随着电子技术的不断发展，各种规格、功能完善的单片中规模集成计数器已被大量的生产和使用。以下几节的讨论将以中规模集成计数器为主。 4. 计数器的一般模型 图2 计数器模型 计数器的一般模型如图2所示。CP1、CP2为时钟输入端，计数脉冲从这里输入。如果有两个时钟输入端，一个为加法计数脉冲输入端，另一个为减法计数脉冲输入端。CU、CD分别为加法计数进位端和减法计数借位端。D0 ~Dn为数据加载端，在其上加载的数据决定了计数的初始值。Q0 ~Qn为计数输出端，计数器的输出数据由此取出。RD为清零端。 每个计数器不一定有图2所示的所有控制端，可能有的还会有自己独特的控制端，合理利用这些控制端，可以用一个计数器实现多种进制的计数。