Verilog HDL与FPGA数字系统设计ch01-数字逻辑设计基础.pptVIP

对于任意一个逻辑表达式L，若将其中所有的与（? ）换成或（+），或（+）换成与（?）；原变量换为反变量，反变量换为原变量；将1换成0，0换成1；则得到的结果就是原函数的反函数。 2. 反演规则 2. 反演规则 例1.3.2 试求 的非函数。 解：按照反演规则，得 保留反变量以外的非号不变。 解：　由反演规则，可得 例 1.3.3 试求 的非函数 对于任何逻辑函数式，若将其中的与（? ）换成或（+），或（+）换成与（?）；并将1换成0，0换成1；那么，所得的新的函数式就是L的对偶式，记作 。 例2.1.6 逻辑函数 的对偶式为 3. 对偶规则： 当某个逻辑恒等式成立时，则该恒等式两侧的对偶式也相等。 这就是对偶规则。利用对偶规则，可从已知公式中得到更多的 运算公式。 1.4.1 逻辑函数的最简形式 1.4 逻辑函数的代数法化简 1.4.2 逻辑函数的代数化简法 2.2.1 逻辑函数的最简形式 1．化简逻辑函数的意义 两个电路的逻辑功能完全相同。但简化电路使用的逻辑门较少，体积小且成本低。 化简的意义：根据化简后的表达式构成的逻辑电路简单，可节省器 件，降低成本，提高工作的可靠性。 “或-与”表达式 “与非-与非”表达式 “与-或-非”表达式 “或非-或非” 表达式 “与-或” 表达式 1.4.1 逻辑函数的最简形式 2.逻辑函数的常见表达形式 “与-或”表达式:也称为 “积之和 (Sum of Products，SOP)”表达式； “或-与”表达式:也称为 “和之积(Products of Sum， POS)”表达式。 1.4.1 逻辑函数的最简形式 　　 简化标准(最简的与-或表达式) 乘积项的个数最少(与门的个数少）; 每个乘积项中包含的变量数最少（与门的输入端个数少）。 化简的主要方法： １．公式法（代数法） 运用逻辑代数的基本定律和恒等式进行化简的方法。 ２．图解法（卡诺图法） 1.4.2 逻辑函数的代数化简法 并项法: 方法： 吸收法： A + AB = A 消去法： 配项法： A+AB=A+B 例1.4.1 已知逻辑函数表达式为 要求：（1）最简的与-或逻辑函数表达式，并画出逻辑图； （2）仅用与非门画出最简表达式的逻辑图。 解： (与-或表达式) (与非-与非表达式) 例1.4.2 试对逻辑函数表达式 进行变换，仅用或非门画出该表达式的逻辑图。 解： 1.5 逻辑函数的卡诺图化简法 1.5.4 用卡诺图化简含无关项的逻辑函数 1.5.3 用卡诺图化简逻辑函数 1.5.2 用卡诺图表示逻辑函数 1.5.1 最小项与最小项表达式 数字集成电路的分类 CMOS系列 说 明 4000 74HC 74HCT 74AC 74ACT 74AHC 74AHCT 74FCT 74LVC 最早出现的CMOS，供电电源为3～18V 与TTL芯片的引脚兼容、编号相同的高速CMOS ，供电电源为2～6V 类似于74HC，并能与TTL直接相连，供电电源为4.5～5.5V 增强型CMOS，供电电源为3.0～5.5V 类似于74AC，并能与TTL直接相连，供电电源为4.5～5.5V 增强型高速CMOS，供电电源为2.0～5.5V 类似于74AHC，并能与TTL直接相连，供电电源为4.5～5.5V 具有TTL输入电平的快速CMOS，供电电源为4.75～5.25V 低电源电压型，供电电源为2.0～3.6V 早期CMOS IC典型代表是4000系列，其供电电源在3～18 V之间，后来为了能与TTL芯片兼容，多数CMOS芯片使用5V或者更低的电源。现在，CMOS有4000、74HC、74AC、74HCT等系列。 1.2 逻辑运算及逻辑门 逻辑变量与逻辑函数 逻辑是指事物因果之间所遵循的规律。为了避免用冗繁的文字来描述逻辑问题，逻辑代数采用逻辑变量和一套运算符组成逻辑函数表达式来描述事物的因果关系。 逻辑代数中的变量称为逻辑变量，一般用大写字母A、B、C…表示。逻辑变量的取值只有两种，即逻辑0和逻辑1。 0和1称为逻辑常量。这里0和1本身并没有数值意义，它仅仅是一种符号，代表事物矛盾双方的两种状态。 1.2 逻辑运算及逻辑门 逻辑变量与逻辑函数 数字电路的输出与输入之间的关系是一种因果关系， 因此它可以用逻辑函数来描述，并称为逻辑电路。 对于任何一个电路，若输入逻辑变量A、 B、 C … 的取值确定后，其输出逻辑变量L的值也被唯一地确定了，则可以称L是A、 B、 C … 的逻辑函数，