微机接口技术第12章 总线与接口标准 (2).ppt

12.5 高性能串行总线标准IEEE1394 有多档数据传输率：100Mb/s、200Mb/s、400Mb/s，特别适合于高速硬盘以及多媒体数据的传输。正在制定中的还有1Gb/s。 IEEE1394的总线仲裁除了优先权仲裁方式之外，还有公平仲裁和紧急仲裁两种方式，这保证了多媒体数据的实时传送。 采用点对点(Peer to Peer)结构。任何两个支持IEEEl394的设备可直接连接,不需要通过主机控制。 设备连接方便。IEEEl394支持热即插即用，在增加或拆除外设后，IEEEl394会自动调整拓扑结构，重设整个外设的网络状态。 * 12.5 高性能串行总线标准IEEE1394 IEEEl394使用6芯电缆，其中，两条电源线，4条数据线被包装成两对双绞线。 1394的三种接口 不提供电源线 * 12.3 PCI局部总线 3.配置空间的访问 （1）配置空间访问时目标设备的选择 被作为配置访问的目标设备： 输入选择PCI设备的IDSEL信号有效； 在地址期内AD[l::0]为00b（有效）。 两种方案实现IDSEL信号： 在0类配置访问的地址期，高21位地址线AD[31::11] 作为连到各个PCI设备的IDSEL信号； 对于PCI总线上的每个设备，桥都有各自独立的IDSEL信号点到点通到各个设备。 * 12.3 PCI局部总线 PCI协议建议采用的实现方法（P365）： 桥内部译码目标设备号并选择一个IDSEL信号有效； 在桥内部将IDSEL信号连到AD[31::16]上，这种方法支持PCI总线上连接16个设备。例如： 与设备0相应的IDSEL连到ADl6； 与设备l相应的IDSEL连到ADl7； 依此类推； 与设备15相应的IDSEL连到AD31。 * 12.3 PCI局部总线 （2）配置空间访问的类型 PCI总线结构采用了0、1两种类型的配置访问： 0类配置访问：是指对(正在运行的)当前PCI总线上的目标设备(配置寄存器)所进行的访问。 0 0 双字节 功能号 保留 31 11 10 8 7 2 1 0 选择功能设备配置空间的64个配置双字(寄存器)之一 必须为00 用于选择物理设备的8种功能之一 接受访问的条件： IDSEL信号有效 AD[l::0]为00b * 12.3 PCI局部总线 1类配置访问：指对(通过PCI-PCI桥连接的)下一级PCI总线上的目标设备(配置寄存器)所进行的访问。 总线号 0 1 双字号 功能号 设备号 保留 31 24 23 16 15 11 10 8 7 2 1 0 接受访问的条件： IDSEL信号有效 AD[l::0]为01b * 12.3 PCI局部总线 访问分三种情况进行处理： 总线号(AD[23::16))不在本PCI桥下总线号或本PCI桥下总线的下级总线范围内，那么桥将忽略本次访问。 总线号为本PCI桥下总线号：第二级总线的AD[1::0]置为00，将AD[31::0]传给桥下总线进行0类配置访问。 总线号属于本PCI桥下总线的下级总线范围： AD[1::0]为01，将AD[31::0]传给桥下总线进行1类配置访问。 * 12.3 PCI局部总线 （3）配置访问的访问方法（P366） 配置机构的作用：Intel x86不能对配置空间寄存器直接读/写，只能将处理器发出的I/O、存储器访问识别或转换为配置访问。 配置机构实现方法：利用两个32位的I/O端口寄存器来访问PCI设备的配置空间。 配置地址端口寄存器(I/O地址为0CF8H～0CFBH) 置数据口寄存器(I/O地址为0CFCH～0CFFH) 配置机构实现步骤： 将要访问的总线号、设备号、功能号和双字号写到配置地址端口寄存器。（基本与地址期AD同） 执行一次对配置数据端口寄存器的I/O读/写。 * 12.3 PCI局部总线 八、PCI中断响应周期和中断共享 PCI中断响应为单周期格式 通过HOST/PCI总线的桥接电路，放弃来自CPU的第一个中断响应，将CPU的双周期格式自动转换成单中断响应周期。 PCI中断的共享（P368） PCI中断请求信号为漏极开路的，共享中断请求信号线。 共享中断请求信号线的设备之间存在优先级方案。 * 12.3 PCI局部总线 * 12.3 PCI局部总线 九、仲裁 PCI采用集中式的同步仲裁方法，它的每个主设备有独立的请求(REQ)和允许(GNT)信号，它用简单的请求-允许握手信号允许对总线的访问。如图12.18所示。 * 12.3 PCI局部总线 图12.19表示仲裁器协调两个主设备A和B对总线的访问。其中设备A要求进行1次以