交通灯实验报告.docxVIP

基于 FPGA 实现的交通灯控制器 一、实验室名称 通信实验室(实训楼二楼) 二、实训内容 本实验为 Verilog HDL 的程序设计仿真，通过实验掌握状态机，时序 CLK 的 控制模块，及时序同步的控制方式。 实验要求： LED 灯显示交通灯状态。 7 段数码管显示当前状态剩余时间。 状态要求： 主干道绿灯亮 35s 支道绿灯亮 25s。 当主干道绿灯亮时，支道亮红灯。 3.由绿灯转红灯时，黄灯亮 5s。 时钟为 1KHz。能实现倒计时显示。 由初始状态开始计数，对应状态指示。 三、实验原理 3.1 设计思路和原理 本次设计是针对十字路口，进行南北和东西直行情况下交通灯控制。设定 东西方向为主干道方向，根据交通灯的亮的规则，在初始状态下四个方向的都 为红灯亮启，进入正常工作状态后，当主干道上绿灯亮时，支干道上红灯亮， 持续 35S 后，主干道和支干道上的黄灯都亮启，持续 5S 后，主干道上红灯亮启， 支干道上绿灯亮启持续 25S，之后主干道和支干道上的黄灯都亮启 5s，一个循 环完成。循环往复的直行这个过程。其过程如下图所示： 状态 主干道 支干道 秒数（S） 1 绿灯 红灯 35 2 黄灯 红灯 5 3 红灯 绿灯 25 4 红灯 黄灯 5 状态 4： 主干道红灯亮 支干道黄灯亮 5 秒 状态 1： 主干道绿灯亮 支干道红灯亮 35 秒 状态 3： 主干道红灯亮 支干道绿灯亮 25 秒  状态 2： 主干道黄灯亮 支干道红灯亮 5 秒 3.2 实现方法 本次采用文本编辑法，即利用 Verilog HDL 语言描述交通控制器，通过状 态机计数法，实现设计所要求的交通灯控制及时间显示。设计中用两组红黄绿 LED 模拟两个方向上的交通灯，用两个 7 段数码管显示主干道上的交通灯剩余 时间，控制时钟由试验箱上频率信号提供。 3.3 整体设计 交通灯控制的关键是各个状态之间的转换和进行适当的时间延时，根据状 态机的设计规范，本次设计了三个状态之间的循环转化，说明：该状态图为交 通灯在正常情况下的状态转化图，进入控制后，状态 00 时主干道绿灯及支干道 红灯亮起，进入状态 01 后两路黄灯亮起，状态 11 时主干道红灯及支干道绿灯 亮起。进入 10 状态两路黄灯亮起。结束一个循环，从 00 状态重新开始循环。 为实现控制与显示的功能，需要设计交通灯点亮顺序控制程序，倒数计时程序， 七段数码管显示程序，数码管显示扫描程序。 3.4 具体设计 根据整体设计要求，编写各个功能部分 Verilog HDL 程序，设置各输入输出 变量说明如下: clk //实验箱 1K Hz 的时钟计时 g1,g2,r1,r2,y1,y2; //g、r、y 依次为绿 green 红 red 黄灯 yellow，1 为主干 道,2 为支道 四、实训步骤 1、建立工程文件 打开 Quartus II 8.1，点击 File，New Project Waizard:Introdution,点 击 Next 创建新的工程给命名为 qiuge80fen，点击 next，选择 cyclone III 芯 片，类型为 FPGA，芯片型号 EP3C40F78C08, )选择软件中的菜单 FileNew Project Wizard，新建一个工程。 点击 NEXT 进入工作目录，第一个输入框为工程目录输入框，用户可以输入 如 e:/eda 等工作路径来设定工程的目录，设定好后，所有的生成文件将放入这 个工作目录。第二个输入框为工程名称输入框，第三个输入框为顶层实体名称 输入框。用户可以设定如 EXP1，一般情况下工程名称与实体名称相同。使用者 也可以根据自已的实际情况来设定。 3）点击 NEXT，进入下一个设定对话框，按默认选项直接点击 NEXT 进行器件选 择对话框。如图 1-6 所示。这里我们以选用 CycloneIII 系列芯片 EP3C40F780C8 为例进行介绍。用户可以根据使用的不同芯片来进行设定。首先 在对话框的左上方的 Family 下拉菜单中选取 CycloneⅢ，在中间右边的 Speed grade 下拉菜单中选取 8，在左下方的 Available devices 框中选取 EP3C40F780C8，点击 NEXT 完成器件的选取按默认选项，点击 NEXT 出现新建工 程以前所有的设定信息 2. 编写程序 选择软件中的菜单 FileNew，选择 Verilog HDL，新建一个 Verilog HDL 文件，然后进行程序的编写。 3、对设计文件进行编译 QUARTUSII 编译器窗口包含了对设计文件处理的全过程。在 QUARTUSII 软 件中选择 ProcessingCompiler Tool 菜单项，则出现 QUARTUSII 的编译器窗口，