用数字集成电路设计万年历电子钟逻辑电路.docxVIP

阿坝师范学院 万 年 历 设 计 报 告 姓名：李朝林 学号班级：电子信息工程 02班 ［在此处键入 ［在此处键入］ 数字电子技术万年历设计报告 PAGE PAGE #/ 13 阿坝师范学院物理与电子科学系 阿坝师范学院物理与电子科学系 PAGE PAGE # 13 阿坝师范学院物理与电子科学系 阿坝师范学院物理与电子科学系 PAGE PAGE #/ 13 目录 TOC \o 1-5 \h \z \o Current Document 1?设计任务与要求 2 \o Current Document 2?主要器件讨论与选择 2 \o Current Document 3.设计原理 3 \o Current Document 4?单元电路设计 3 4.1显示电路 3 4.2时分秒设计 .4 4.3星期天数设计 5 4.4闰年平年判断电路 6 4.5二月与大小月判断电路 9 4.6天数置数信号 10 4.7校正电路 11 4.8秒脉冲电路 11 \o Current Document 完整的电路设计原理图 12 \o Current Document 电路调试过程与方法 13 \o Current Document 实验心得体会与总结 13 设计任务与要求 用数字集成电路设计万年历电子钟逻辑电路 指标如下： 设计一个能直接显示“年”“月”“日”、“星期”、“时”、“分”、 “秒”的十进制万年历时钟显示器。 具有校时的功能，可分别对“年”、“月”、“日”、“星期”、“时” “分” “秒”进行单独校时。 主要器件讨论与选择 主要器件中显示模块选用 74SEG_BCD数码管显示8421bcd码， 计数模块统一选用74LS160作为计数芯片；74LS160具有同步置数异 步清零功能，同时在有时钟脉冲的情况下进行加计数， 无论采用同步 置数还是异步清零都可以实现 60s、60m、24h置数清零功能。因此 74LS160是一个不错的选择。本次仿真通过 74LS160作为时分秒年月 日星期置数，通过秒计数的置数信号作为分计时的脉冲 cp,取反作 为分计时的使能端，依次向高位进位达到显示目的。 通过闰年、平年、大月、小月、二月的判断电路来控制天计数的 多少。 校时电路，校时选用74LS74触发器作为跳变信号；74LS244存储 信号。起作用的只有一个，当校时有效时计时电路无效。 设计原理 原理图如下: 呈期廿数楼时电路?译码显示电路疋*振荡器 呈期廿数 楼时电路? 译码显示电路疋* 振荡器 万年加时种星示器框采禺P 单元电路设计 4.1显示电路 千 百 十个 千 百 十个 整个显示电路分为年、月、日、时、分、秒、星期几大模块。统一采 用7SEG-BCD^码管显示 4.2时分秒设计 秒怦和分忖的谡计 秒和分■的计矽用理相同蔑卡话同邦甘下图；? 、02*?JIIP0「101^弊^x 齢1X *Xpx* AX* 1 io7X』x7y /X d此时际=Q2Qt卫当十检为6吋消hU5D3EMPEMTBQLKMRDiOOD3EHPENT? CT-K LOAD MF^T^iZbTooUG83Q 141■臼住[■Ei 貝Uhl尸EHT* GJlKLOrt 口 MRENPENTCL.K0503RGQOOO-l8￡3i3HCO1OB秒古6:匸匸1 41 3 SIP 、 02 * ?J IIP 0「 1 01^ 弊 ^x 齢1 X * Xp x* A X* 1 io7 X』 x7 y / X d 此时际=Q2Qt卫 当十检为6吋消h U5 D3 EMP EMT BQLK MR Di OO D3 EHPENT ? CT-K LOAD MF^ T^iZbToo UG 8 3 Q 1 41■臼住 [■Ei 貝 Uhl尸 EHT * GJlK LOrt 口 MR ENP ENT CL.K 05 03 RGQ OO O-l 8 ￡3i3 HCO 1O B 秒古6:匸匸 1 4 1 3 S IP VI ■Sl IG 8 8 33 RGQ * ■1 =s-1 t 3 u ￡-l-i ;1 :口 1 1 1 % 1 d. w . mJ LOAO MR fjqsgW 2 loST OND 741 R iflO tXJ DiF D3 OCT O1 02 8 RC-O DO Di DO Du g D3 DO Di 6 O1 C^2 3 貝匚O EHR ENT、业K LOAO MR QCI O1 计数模士夬 低位 FHP ENT LOAD MR 741 f； lflO E32 D3 Cl2 Q3 ROO QCI Q1 iOS Q3 ROO U2 B 窗 DEC ■ .l po r- -a