600V超结VDMOS器件的设计.docxVIP

600V 超结 VDMOS器件的设计 超结是一种以 PNPN相互交替的结构 , 通过半导体 P型区域与 N型区域之间的 相互耗尽从而形成类本征半导体结构 , 承担高的耐压。超结 (SJ) 结构的出现打破 了常规器件中漂移区的比导通电阻与耐压间的 2.5 次方的关系 , 从而在高压应用 的情况下 , 大大降低器件的导通电阻 , 提高了高压功率器件的转化效率。 本研究基于超结理论设计了一种具有超高耐压和低比导通电阻的 600 伏 VDMOS器件。具体内容如下 :(1) 各种超结元胞结构的模型建立与理论分析首先本 文由 PN层结构的超结元胞入手 , 对其各处电场及元胞的比导通电阻和关断时的 耐压情况进行了理论分析、公式推导及仿真验证 ; 紧接着分析了圆柱形元胞的各 处电场及耐压与比导通电阻的关系并进行了仿真验证。 超结元胞的仿真与优化本文对六角型超结元胞进行了 Medici 仿真并探讨了各个参数对器件耐压和比导通电阻的影响。 研究发现随着浓度的增大器件的耐压提高 , 但器件的比导通电阻也大大增加 ; 元胞的最大击穿电压位置出现在 PN 区域各约占一半时 ; 比导通电阻随着内区域半径的增大而增大 ; 最大耐压位置并 非在电荷完全平衡时取得 , 而是相对完全平衡时略有偏差。 本文首先对 P 环绕 N 结构和 N 环绕 P 结构两种类型的元胞进行了选择 ; 继而 仿真优化出耐压高达 716V 比导仅有 0.1452 Ω·Wmm的超结器件结构 ; 然后对此结 构进行了浓度容差为 10%的分析和优化 , 设计出耐压最高 741V, 比导 2~2.62 Ω·Wmm之间的稳定元胞结构。 (3) 终端的设计与仿真最后本文提出了一种具有 JTE 的变间距超结终端结构 , 该结构很好的解决了超结器件由于边缘电荷非平衡 引起的击穿问题 , 同时有效的减少了终端表面对耐压的影响 , 使其击穿主要发生 在元胞区域。 接着对该结构仿真优化 , 优化后的终端耐压高达 722V,终端宽度仅有 70μm, 顺利完成各项设计要求。