数字电子时钟实验报告（一）.pdfVIP

华大计科学院 数字逻辑课程设计说明书 题目： 多功能数字钟 专业： 计算机科学与技术 班级： 网络工程1班 姓名： 刘群 学号： 1125111023 完成日期： 2013-9 1 一、设计题目与要求 设计题目：多功能数字钟 设计要求： 1.准确计时，以数字形式显示时、分、秒的时间。 2.小时的计时可以为“12 翻 1”或“23 翻0 ”的形式。 3.可以进行时、分、秒时间的校正。 二、设计原理及其框图 1.数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由 于计数的起始时间不可能与标准时间 （如北京时间）一致，故需要在 电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。 图1 数字电子时钟方案框图 2 ⑴多谐振荡器电路 多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字 钟的走时准确及稳定。 ⑵时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器 及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分 个位和分十位计数器为60 进制计数器。而根据设计要求，时个位和 时十位计数器为24 进制计数器。 ⑶译码驱动电路 译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻 辑状态，并且为保证数码管正常工作提供足够的工作电流。 ⑷数码管 数码管通常有发光二极管 （LED）数码管和液晶 （LCD）数码管。 本设计提供的为LED 数码管。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利 用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为 是数字钟，所以应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元 六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位 向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示 3 对应的数值。 ⑶校时电源电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常， 校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触 发计数或将频率较高的方波信号加到需要校正的计数单元的输入端， 校正好后，再转入正常计时状态即可。 根据要求，数字钟应具有分校正和时校正功能。因此，应截断分 个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以 随时切换的电路接入其中。图8所示即为带有基本RS 触发器的校时电 路。 三、元器件 1.实验中所需的器材 单刀双掷开关4 个 5V 电源 共阴七段数码管 6 个 74LS90D 集成块 6 块 74HC00D 6个 LM555CM 1个 电阻 6个 10uF 电容 2个 2.芯片内部结构及引脚图 4 图2 LM555ＣＭ集成块 图3 74LS90D集成块 五、各功能块电路图 1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是利 5 用555 定时器的特性，通过电容的充放电使VC 在高、低电平之间转 换。其中555 定时器的高、低电平的门阀电压分别是2/3VCC 和 1/3VCC电容器充电使VC 的电压大于2/3VCC 则VC 就为高电平， 然 而由于反馈作用又会使电容放电。当VC 小于1/3VCC 时，VC 就为低 电平。同样由