晶圆(wafer)制程工艺学习.docxVIP

晶圆（Wafer）制程工婪皆 晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成 炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸僻纯化后，透过慢速分 解过 程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解 后，再利 用硅晶种慢慢拉出单晶硅晶棒。一支 85公分长，重76.6公斤的8 □寸硅晶棒， 约需2天半时间长成。经研磨、抛光、切片后，即成半导体之原料 晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻 下面 的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、 曝光和 显影等程序。小尺寸之显像分辨率，更在 IC制程的进步上，扮演着 最关键的 角色。由于光学上的需要，此段制程之照明采用偏黄色的可见光。因此俗称此 区为黄光区。 十式蚀刻技术 在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。十式蚀刻（乂 称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并 藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先，电浆会将蚀刻气体分 子分解，产生能够快速蚀去材料的高活性分子。此外，电浆也会把这些化学成 份离子化，使其带有电荷。 晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴 极方向前进时，会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来 获得绝佳的垂直蚀刻，而后者也是十式蚀刻的重要角色。 基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两 种模式单独或混会进行： 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成 份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面，并 透过抽气动作将其排出。 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面 材质分子一个个的打击或溅击（sputtering ）出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜 （film）的技术，所 沉积出的薄膜可能是介电材料（绝缘体）（dielectrics） 、导体、或半导体。在进 行化学气相沉积制程时，包含有被沉积材料之原子的气体，会被导入受到严密 控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时，会在晶 圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源 （例 如热能或无线电频率功率）。 CVD?程产生的薄膜厚度从低于0.5微米到数微米都有，不过最重要的是其厚 度都必须足够均匀。较为常见的 CVDW膜包括有： ■二气化硅（通常直接称为氧化层） ■氮化硅 ■多晶硅 ■耐火金届与这类金届之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层（ plasmas nitride dielectrics ）是目前CVDDJ术最广泛的应用。这类薄膜材料可以在芯 片内部构成三种主要的介质薄膜：内层介电层（ILD）、内金届介电层 （IMD）、以及保护层。此外、金层化学气相沉积（包括鸨、铝、氮化钛、以及 其它金届等）也是一种热门的 CV盼用。 物理气相沉积技术 如其名称所示，物理气相沉积（Physical Vapor Deposition ）主要是一种物理 制程而非化学制程。此技术一般使用氯等钝气，藉由在高真空中将氯离子加速 以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质 （通常为铝、钛或其合金）如雪片股沉积在晶圆表面。制程反应室内部的高温 与高真空环境，可使这些金届原子结成晶粒，再透过微影图案化（ patterned ） 与蚀刻，来得到半导体组件所要的导电电路。 解离金届电浆（IMP）物理气相沉积技术 解离金届电浆是最近发展出来的物理气相沉积技术，它是在目标区与晶圆之 问，利用电浆，针对从目标区溅击出来的金届原子，在其到达晶圆之前，加以 离子化。离子化这些金届原子的目的是，让这些原子带有电价，进而使其行进 方向受到控制，让这些原子得以垂直的方向往晶圆行进，就像电浆蚀刻及化学 气相沉积制程。这样做可以让这些金届原子针对极窄、极深的结构进行沟填， 以形成极均匀的表层，尤其是在最底层的部份。 局温制程 多晶硅（poly）通常用来形容半导体晶体管之部分结构：至于在某些半导体组 件上常见的磊晶硅（epi）则是长在均匀的晶圆结晶表面上的一层纯硅结晶。 多晶硅与磊晶硅两种薄膜的应用状况虽然不同，却都是在类似的制程反应室中 经高温（600C至1200C）沉积而得。 即使快速高温制程（Rapid Thermal Processing, RTP ）之工作温度范围与多晶 硅及磊晶硅制程有部分重叠，其本质差异却极大。 RT所不用来沈积薄膜，而 是用来修正薄膜性质与制程结果。RTP务使晶圆历经极为短暂且