键盘扫描及计算器VHDL仿真.docVIP

简易计算器设计 ——EDA实验报告 一、 实验内容 实验要求：完成个位数的加减乘运算，输入用矩阵键盘，输出用数码管显示，每输入一次数据要显示在数码管上。矩阵键盘共16个按键，用其中10个做个位数的输入，用3个分别做加减乘运算，用其中1个做等于操作，各位数的运算结果最多两位，用动态扫描数码管显示运算结果。 二、 小组成员 三、 实现方法 系统组成及连接原理如图所示，主要由由七个功能模块组成：分频模块（为键盘扫描模块和防抖模块提供时钟）、键盘扫描驱动模块（依次置零）、键盘按键值编码模块、键盘编码值防抖模块、运算模块，数码管显示驱动模块、动态扫描驱动模块。 键 行值分 防抖 驱键盘矩阵 频编 动 码 数码管 时钟 数码管显 运算 动态 显示 分频模块 1.由于FPGA实验板的原始时钟频率高达33.8688MHz，所以不能直接接入设计模块中使用，就需要用到分频模块。将33.8688MHz分频到4KHz和10Hz来使用，一个用于行驱动 扫描时钟，一个用于防抖模块。所以，采用写一个可变分频元件来调用。元件视图： 主要代码如下（完整代码见附录，下同）： architecture RTL of freq_division is component fredivn is generi