示波器心得体会范文.docxVIP

示波器心得体会范文 DIY DSO 示波器体会——软件设计心得分享 我用过泰克，安捷伦好几个型号的数字示波器，根据我的使用体 会及针对EEWOR这项DIY活动具体硬件条件和实现难度设计了这个 示波器，下面说下主要的特色， 从显示动态效果看，应当说非常好的， 优化代码快速地处理显示刷新，把开始按照STM32勺库调用方式来画 点，到最后实现的优化画点，速度上提高三倍。另外我最初刷屏先把 原来勺图擦掉再画新数据， 结果感觉闪烁比较厉害， 后来采取边擦边 画勺方式，有效降低闪烁，显示感觉与好勺 商品DSA样，显示非常流畅。 按原来设想有三个 IO 选择时基，这样最多 8 级，不是按标准 1-2-5-10跳级，为与普通示波器操作习惯一致，增加了一个 10,这 样时基选择级数按标准方式跳就可能了。 目前最慢时基设计为 20ms， 我是这样考虑的：一屏可以观察200ms内信号，分辨率15kHz（0。 067ms）, 再慢的分辨率就低了，同时CPLD分频及预触发深度控制消耗资源 就多了。 显示屏宽度 320点，使用 300 点显示，目前时基最快 30MHz，60MHz 还有待试验， 因为按 IDT7204 的参数不支持这样快的写， 目前简单的 试验似乎能跑60MHz但我现在还没有使用在设计中。采样率设计见 上表，从10us开始都是将3000点处理为300列并显示，这样设计的 考虑是动态显示时能看到较多的整体部分， 停止采集分析时能展宽看 波形细节，我设想的展宽最多 100倍（2-5-10-20-50-100 六级变化）， 也就是最高展宽后一个采样值水平上画 10个点（1/3 格）足够观察 细节了。10us以下，因为数据采集不到3000点，处理相应调 整，其中500ns档还要做2倍插值才满足全屏300点。 CPLD部分除了分频产生控制FIFO和ADC的时钟外，最重要的是 采集控制。几个信号之间有相对复杂的牵涉关系， 原理图方式很难画， 所以我使用VHDL的行为描述方式设计控制时序。这个设计带有预触 发功能，预触发深度有 9 级，在显示屏上网格上方的黄色三角形位置 可以通过按键移动，从第一格到第九格，使用 NORMAB描触发方式 时，三角形左边显示触发前的部分， 右边显示触发后的部分， 举例吧， 如果触发点设置在第2条线上，假设时基是100us/格，则显示触发 前200us和触发后800us波形，同样触发点设置在第9条线上，则显 示触发前 900us 和触发后 100us 波形，因为使用按键调节， 没有旋转 编码开关，所以没做像商品DSO无级变动，如果我搞的调节更细微就 难兼顾调节的快捷性，所以设计了 9级，应当是够用的了。最近在 OPURDEV上看的一个网友发的，（从贴中看他是一个小组在 DIY, 设计速度相当快， 我只有中午和晚上时间试验， 如果用示波器只有中 午在单位用，家中没有），不是魏坤的，使用了 IDT7205的HF脚， 估计是一半触发前一半触发后，效果如何没见过实物。现在 CPLD程 序与开始设想变化很多， 开始设想先简单实现采集以后再完善， 我接 下后，感觉不如做更到位的扩展，尽量接近标准 DSC操作功能，当然 设计出超越别人的参考方案并实现是个能令自己开心的事。 因为逻辑 上较复杂，存在输出反馈到输入 （预触发 深度控制），所以用VHD啲行为描述方式来设计。 设计硬件触发电路使用比较器，开始试验用的是高速的，结果发 现速度太快导致边沿翻转振荡， 对脉冲信号振荡少， 对缓变的信号就 非常严重，改接成带正反馈的施密特比较器方式能减少振荡但想消除 很难，于是我换速度稍低的型号，并且也要加正反馈施密特，效果明 显好于用高速的比较器，但是对慢速变化波形还是有取沿抖动错误， 等我中午找时间进一步 研究，看是否有简单方式处理，如果我想不出，我把波形贴出， 大家一起想办法 现在的设计总共 11个按键，感觉稍少了点， 所以采取结合显示屏 上的提示来实现较多的参数设置， 对于使用中很频繁的时基选择与幅 度选择保留直接操作键以方便使用， 当然如果键更多直接操作会更方 便。我最近在南京市场找到单圈 20 位的编码开关，并带中间下压开 关，价格比我想象低许多，才四元，我已经用示波器看过信号特性， 不过还没使用在示波 器设计中。 通过试验还有些改进设想，比如一个模拟通道增加一个只观察数 字信号的脉冲通道， 硬件上只加非常少的代价， 却能近似得到双路显 示效果。另外还有停止采集后的展宽观察细节 （前述能把信号时基最多加快到 100 倍）移动的操作等都没来得 及完成。 南京这样电子市场比较发达，但是元件大路货多， DIY 示波器上 用的EEWORI提供了元件大部分，少部分在南京好不容易才配上，还 有的没配上，好在EEWORI在北京配上了，其中有两片AD8065