数字电子技术：6 时序逻辑电路-3.pptVIP

* 第六章 时序逻辑电路 本章重点： 1、时序逻辑电路的分析（第二节） 2、时序逻辑电路的设计（第四节） * 2. 扭环形计数器 6.3 常用时序逻辑电路 使用扭环计数器，电路依然简单； 不产生竞争-冒险现象； 状态利用率提高； 不能自启动的计数器 Q’!!! * 6.4 时序逻辑电路的设计方法 6.4.1 同步时序逻辑电路的设计方法 设计的一般步骤 一、逻辑抽象，求出状态转换图或状态转换表 1. 确定输入/输出变量、电路状态数。 2. 定义输入/输出逻辑状态以及每个电路状态的含 意，并对电路状态进行编号。 3. 按设计要求列出状态转换表，或画出状态转换图。 二、状态化简 若两个状态在相同的输入下有相同的输出，并转换到同 一个次态，则称为等价状态；等价状态可以合并。 * 三、状态分配（编码） 1. 确定触发器数目n。 2. 给每个状态规定一个代码。 （通常编码的取法、排列顺序都依照一定的规律） 四、选定触发器类型 求出状态方程，驱动方程，输出方程。 五、画出逻辑图 六、检查自启动 6.4 时序逻辑电路的设计方法 * （2）状态分配，列状态转换编码表。 （1）根据设计要求，设定状态，画出状态转换图。该状态图不须化简。 状态转换编码表 例：设计一个同步5进制加法计数器。 6.4 时序逻辑电路的设计方法 状态转换顺序 现 态 次 态 输 出 Q2 n Q1 n Q0 n Q2 n+1 Q1 n+1 Q0 n+1 Y S0 S1 S2 S3 S4 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 1 * （3）选择触发器。选用JK触发器。 （4）求各触发器的状态方程和进位输出方程。 画出电路的次态卡诺图。 n 0 0 n 1 Q 10 Q Q 1 01 n 11 00 2 Q2n+1 0 0 1 0 0 x x x n 0 0 n 1 Q 10 Q Q 1 01 n 11 00 2 Q1n+1 0 1 0 1 0 x x x n 0 0 n 1 Q 10 Q Q 1 01 n 11 00 2 Q0n+1 1 0 0 1 0 x x x Q Q 1 0 n n 2 Q n 1 0 00 01 11 10 001 010 100 011 000 × × × Q*2Q*1Q*0 6.4 时序逻辑电路的设计方法 30 * 根据状态方程可得各触发器的驱动方程 (5) 根据各触发器的驱动方程可画出逻辑电路图 6.4 时序逻辑电路的设计方法 J K Q O FF0 J K Q O FF1 J K Q O FF2 * (6) 根据逻辑电路图验证电路能否自启动 6.4 时序逻辑电路的设计方法 * 例6.4.2：设计一个串行数据检测器，要求在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。 1、进行逻辑抽象 令输入变量为X，输入后的状态为S： 输入 X 状态S 没有输入1 以前 输入一个1 连续输入两个1 S2 连续输入三个1 S3 连续三个以上1 S3 S0 S1 6.4 时序逻辑电路的设计方法 * 二、状态化简 1、进行逻辑抽象 令输入变量为X，输入后的状态为S： 输入 X 状态S 没有输入1 以前 输入一个1 连续输入两个1 S2 连续输入三个1 S3 连续三个以上1 S3 S0 S1 6.4 时序逻辑电路的设计方法 * 三、状态分配 取n=2，令 Q1Q0 的00、01、10为 S0、S1、S2、则， 6.4 时序逻辑电路的设计方法 35 * 四、选用JK触发器，求方程组 五、画逻辑图 1 * 六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到： 能自启动 6.4 时序逻辑电路的设计方法 * 时序逻辑电路中的竞争—冒险现象 分为两类： * 由组合逻辑电路的竞争—冒险所引起。产生的输出脉冲噪声不仅影响整个电路的输出，还可能使存储电路产生误动作。 * 如果存储电路中触发器的输入