09(5)计算机科学与技术-计算机组成原理.docx

《计算机组成原理》 实验指导书 崔立民编 沈阳大学信息工程学院 目录 目录 实验一：定点运算器设计 实验二：存储系统设计 实验三：数据通路设计 课程编号：适用层次：本科 课程总学时： 64 实验学时： 12 撰写人：崔立民课程类别：必修 适用专业：计算机科学与技术 适用学期 课程编号：适用层次：本科 课程总学时： 64 实验学时： 12 撰写人：崔立民 实验一：定点运算器设计 一、实验目的与要求 要求学生可以设计一个定点运算器，并验证运算器的基本功能。 掌握算术逻辑运算单元（ALU）的工作原理 熟悉简单运算器的数据传送通路 验证4位运算功能发生器（74LS181）的组合功能 按给定数据，完成几种指定的算术／逻辑运算 二、 实验类型 验证型 三、 实验原理及说明 实验中所用的运算器数据通路如图 1.1 所示。 ALU是一个由2片74LS181组成的8位运算器，右方为低 4位运算器芯片，左方为高 4 位运算器芯片。低位芯片的进位输出端 C（n + 4）与高位芯片的进位输入端 Cn相连，使低4 位运算产生的进位送进高 4位运算中。低位芯片的进位输入端 Cn可与外接的初始进位信号 相连，高位芯片的进位输出引至外部。两个芯片的控制端 SO S1、S2、S3和M是相连的。 为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器 DR1、DR2（用锁 存器74LS273实现）来锁存数据。要将内总线上的数据锁存到 DR诫DR2中,则锁存器74LS273 的控制端LDDR诚LDDR2须为高电平。当T4脉冲到来时，总线上的数据就被锁存进 DR1或 DR2 中了。 为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用 74LS245 实现）。若要将运算结果输出到总线上，则要将三态门 74LS245的控制端ALU-B置低电平。 否则输出高阻态。 数据输入单元（实验板上印有 INPUT DEVICE）用以给出参与运算的数据。其中，输入 开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号 SW- B取低电平时， 开关上的数据就通过三态门而送入内总线中。 总线数据显示灯（在 BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。 控制信号中除T4为脉冲信号外，其他均为电平信号。 由于实验电路中的时序信号已连至“ W/R UNIT ”单元中的相应时序信号引出端，因此， 需要将“ W/R UNIT”单元中的T4接至“ STATE UNIT单元中的微动开关 KK2的输出端。在 进行实验时，按动微动开关，即可获得实验所需的单脉冲。 SO S1、S2、S3 Cn M LDDR 1 LDDR2 ALU-B SW-B各 电平控制信号使用 “SWITCHJNIT” 单元中的二进制数据开关来模拟，其中 Cn ALU-B SW-B为低电平有效，LDDR1 LDDR2为 高电平有效。 对于单总线数据通路，做实验时就要分时控制总线，即当向 DR1、DRZ2暂存器打入数 据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结果 至总线时也应保证数据输入三态门是关闭状态。 数据显示灯CN 74LS245C(n+4)兀八八八八八八R7敌抓开黄LDDR2T4 SW B oLDDRlT4 S3 o S2 o 数据显示灯 CN 74LS245 C(n+4) 兀八八八八八八 R7 敌抓开黄 LDDR2 T4 SW B o LDDRl T4 S3 o S2 o Si w $0 o. C5+4) ALU(181} Cn M A3- A0B3 …BG Q7 …Q4 Q3 — QO DR 1(273) h D7 …DU 七三脊门243 F3 …F0 C(n+4) A±U(UI) M A3…AO閃…BO Q7 ■ - Q4 Q3 …qo DR2(273 /P7 DO 图1.1 运算器数据通路原理图 序号 名称 主要用途 1 计算机组成原理 实验系统一套 2 导线 五、实验内容和步骤 ⑴连接线路 按照图1.2连接实验电路。数据线用 8位排线，单命令控制信号用单信号线。 ⑵打开实验箱电源 ⑶向暂存器DR1打入数据 拨动数据开关形成二进制数据， 数据显示灯会有相应的显示。 每个灯代表一个二进制 位，灯亮为0,灯灭为1。 ALU的输将数据输出到数据总线，为了保证数据总线上没有冲突的数据，需要关闭 ALU的输 BUS UNITO (ALV-B S3— Cn LDDRI LDDR2 口SWJ3 SW-B INPUT DEVICESW-B ALU-H 盼g LDDRI LDDR2SWITCH UNIT按一下微动开关 KK2，向 BUS UNIT O ( ALV-B S3— Cn LDDR