微系统封装技术-三维系统级封装.pptVIP

第五讲 三维系统级封装 中央处理器 CPU 存储型闪存 NAND 动态存储器 DRAM 90nm 65-45nm 32-22nm 动态存储器 DRAM + 逻辑电路 ? 信号延迟限制芯片速度 ? 32nm 以下 CMOS 电路可行 性尚不清楚 ? 难以加工更小的电容 ? 更大的信号延迟 ? 没有合适的光刻系统 ? 单元工作不稳定 ? 难以降低成本 ? 大规模有困难 ? 低成本，甚至与 90nm 相当 ? 可堆叠出更大的动态存储器 2005 年末 : Sony ? 不需要更小的电容 ? 更短的连线可以获得更小的延迟 2009 – 2010: Elpida ? 使用已验证的光刻系统 ? 单元工作稳定 2011 – 2015: Samsung ? 缩短连线长度以减小延迟 ? 堆叠获得更快的 CMOS 电路 2011 – 2015: Intel / IBM 更小设计的问题 三维集成的优势 延续摩尔定律 Moores Law 超越摩尔定律 More than Moore 闪存芯片的制造成本比较 封装堆叠 ? 封装堆叠的可制造性和可靠性问题 ? 翘曲和不平度： 顶部底部翘曲不同会 造成焊锡结点在集成工艺中的失效； ? 净空（ Stand-off ）： 随着焊锡结点 间距的缩小，含锡球随之缩小，其所 提供的净空将不足以满足 ASIC 芯片 对封装的要求。 常规封装堆叠 ITRS 三维互连技术路线图 ? 基于硅通孔 (TSV) 的三维系统级封装 (3D-SiP) 方法具有如下主要优点 : ? 高密度集成 ─ 大幅度地提高电子元器件的 集成度，减小封装的几何尺寸，克服现有的二 维系统级封装 (2D-SiP) 和三维封装堆叠 (PoP) 系统的不足，满足微电子产品对于多功能和小 型化的要求。 ? 提高电性能 ─ 大幅度地缩短电互连的长度， 从而可以很好地解决出现在二维系统级芯片 （ SoC ） 技术中的信号延迟等问题，提高电 性能。 ? 多种功能集成 ─ 可以把不同的功能芯片 ( 如 射频、内存、逻辑、数字和 MEMS 等 ) 集成在 一起实现电子元器件的多功能化。 ? 降低制造费用 ─ TSV 三维集成技术虽然目 前在工艺上的成本较高，但是可以在元器件的 总体水平上降低制造成本。 Samsung 利用 TSV 技术堆叠 的 16G 内存芯片组 IBM 利用 TSV 技术堆叠的 CPU 和内存芯片组 ? TSV 三维集成技术是最近几年半导体工业中 最热门的研究方 向 -- 所有的大公司和著名研究机构都在开展这方面的技术研究 和产品开发。 ? TSV 三维集成技术可以 创造出很多应用 -- 从消费电子到无线 通讯，从生物到医学，从航空航天到汽车电子等 : ? 图像传感器 为 TSV 的 第一个实际应用； ? 内存 ，包括闪存 （ Flash ）和动态内存 （ DRAM ）将占据最大 的市场； ? 微电机系统 将是另一 个主要应用； ? 其它 应用包括射频、 发光二极管等。 TSV 技术的应用市场预测 (Yole Development, 2007) 四种主要的 TSV 工艺流程 DRIE 加工的不同深孔 含有电镀铜 TSV 结构的 1/4 晶圆 电镀铜 TSV 结构的切面图 减薄到 100 微米的带 TSV 结构的晶圆 Si 辅助圆片 Si 辅助圆片 Si 辅助圆片 Si Si 辅助圆片 深孔刻蚀： DRIE 绝缘层淀积 ： 淀积绝缘性的 SiO2/SiN/SiO2 复合层 扩散阻挡层淀积 ： 化学镀或溅射淀积 TiW 、 TiN 、 TaN 等 种子层：化学镀或溅射淀积 Cu 、 W 等 深孔填孔：电镀 Cu 、 W 打孔方式 干法刻蚀 激光烧蚀 超声微钻孔 示例 优点 可形成 V 型孔 无热损伤和残余 应力 深度可以控制 成本低 不需要掩膜 可形成 V 型孔 不需要掩膜 可形成 V 型孔 缺点 成本高 需要掩膜 有热损伤和残余应 力 需自停止层 不能并行加工 成本高，