24进制计数器设计[汇编].docxVIP

文档收拾 | 学习参阅 20XX 湖南人文科技学院 课程规划陈述 课程称号：电子技能根底课程规划 规划标题：24进制数字电子钟时计器、译码显现电路 系 别： 专 业： 班 级： 学生名字: 学 号： 起止日期: 2009/06/01————2009/06/18 辅导教师: 教研室主任： 辅导教师评语： 辅导教师签名： 年 月 日 成果鉴定 项 目 权重 成果 1、规划进程中出勤、学习态度等方面 0.2 2、课程规划质量与辩论 0.5 3、规划陈述书写及图纸规范程度 0.3 总 成 绩 教研室审阅定见：教研室主任签字： 年 月 日 教学系审阅定见： 主任签字： 年 月 日 摘 要 24进制数字钟是一种用数字电路技能完结时计时的设备，与机械式时钟比较具有更高的精确性和直观性。此次规划与制造24进制电子数字钟时计数、译码、显现电路需求了解组合逻辑电路和时序逻辑电路；了解集成电路的引脚组织；了解各种时计数、译码芯片的逻辑功用及运用办法；了解数字钟的原理。本次规划是根据24进制电子数字钟的原理，完结具有24进制清零功用的电子钟，它首要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。脉冲本运用555规划一个多谐振荡器，但由于制板受单面板约束，故撤销了555规划的多谐振荡器，而直接由试验室供给脉冲。各功用模块在QuartusⅡ软件中先由VHDL言语描绘出，然后将其打包成可调用的元件，再运用原理图输入法将各模块按功用衔接起来就得到顶层文件的原理图。这时，再进行时序仿真、引脚确定和嵌入逻辑剖析仪之后，就编译下载至硬件中，挑选正确的形式和各种设置后即可完结这次规划所要求的功用。 关键词：加法器;译码器;显现数码管 目录 规划要求1 前语1 1.方案证明与比照2 1.1 方案一2 1.2 方案二2 1.3 两种方案的比照3 2、各功用模块规划3 2.1 计数器电路3 2.2 译码驱动电路5 2.3 共阴极七段数码管显现器6 3、调试与操作阐明8 3.1 电路仿真效果图8 3.2 Protel电路印刷板原理图及印刷板制版电路图9 3.3 实践电路系统的制造及测验10 3.4 电路板的测验情况、参数剖析与实践效果10 4、心得与领会11 5、元器件及仪器设备明细12 6、参阅文献12 7、称谢13 24进制电子数字钟时计数、译码器、显现电路 规划要求 时刻以24秒为一个周期，具有主动清零功用。 前语 24进制电子数字钟是完结具有24进制清零功用的电子钟，它首要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。经过找课外书,上网查找有关该课题方面的常识,将课题提交给辅导教师,同辅导教师评论后课题可行。自学Multisim9和Protel软件的操作,并进行了防真试验,在11号到15到学习制造印刷板并把领来的元器件装上电路板,15号今后调试及写课程规划陈述,在这进程中首要要把握计数、译码和显现原理的学习及焊接技能。 1.方案证明与比照 1.1 方案一 一、如图1所示：首先由试验室供给震动周期为一秒的规范秒脉冲，由74LS160选用同步清零法组成二十四进制时计数器，运用74LS48为驱动器，共阴极七段数码管作为显现器。 图1 方案一结构图 1.2 方案二 二、如图2所示：首先由试验室供给震动周期为一秒的规范秒脉冲，由74LS160选用异步清零法组成二十四进制时计数器，运用74LS48为驱动器，共阴极七段数码管作为显现器。 图2 方案二结构图 1.3 两种方案的比照 相同点：两方案都正确，并且他们的根本的规划思维相同。 不同点：同步计数器中各个触发器都受同一个时钟脉冲操控，当输入计数脉冲到来时，要更新情况的触发器一起翻转。异步计数器中各个触发器没有一致的时钟脉冲，有的触发器直承受输入计数脉冲操控，有的触发器则是把其他的触发器输出用作时钟脉冲，当输入计数脉冲到来时，要更新情况的触发器，有的先翻转，有的后翻转。再者咱们对异步清零电路愈加了解。归纳以上考虑咱们挑选第二种方案。 2、各功用模块规划 2.1 计数器电路 集成计数器一般都设置有清零输入端和置数输入端，并且无论是清零仍是置数都有同步和异步之分。有的集成计数器选用同步办法，即当CP触发沿到来时才干完结清零或置数使命；有的集成计数器则选用异步办法，即经过触发器的异步输入端来直接完结清零或置数，与CP信号无关。本规划选用具有2片十进制同步加法计数器74LS160（图2-1-1）、一片与非门74LS00（图2-1-2）和一片非门74LS04（图2-1-3）。由外加送来的进位脉冲送入个位计数器，电路在进位脉冲的效果下按二进制天然序顺次递加1，当计数到24，这显现器个位输出0011（也便是3），显现器十位输出0