SOI横向功率器件漂移区三维掺杂优化技术研究.pdf

摘要 为了提高横向功率器件的击穿性能以满足日益增长的设计需求，人们针对横向功率器件 的漂移区进行了诸多优化。在这些技术中，漂移区横向变掺杂技术（Variation of Lateral Doping ， VLD ）是能够获得完全均匀表面电场的技术之一，且被认为是最成熟的技术。然而在实际制 造过程中，横向变掺杂器件往往会面临一些实际问题。例如，由退火导致的漂移区纵向掺杂 不均匀的影响以及由器件版图所带来的三维曲率效应的影响等等。这些非理想的状况会使得 器件的击穿性能迅速恶化。但是由于直接对非理想情况下的器件建立模型尤为困难，因此研 究者们难以研究这些器件的击穿机制并给出其优化方案。 因此，本文围绕漂移区变掺杂器件的二维和三维耐压模型及其优化进行深入研究。首先， 本文将一维掺杂分布耐压模型扩展到二维掺杂分布。继而，将版图三维曲率效应考虑进模型 推导中，将耐压理论由二维扩展至三维耐压理论。在所建理论模型的指导下，从技术上提出 一种新型的三维表面电场均匀化技术，通过优化漂移区三维杂质分布，完全消除版图形状导 致的电场集中现象，从而获得最佳的器件性能。最终，在工艺方面，提出给定工艺条件下得 到VLD 区域掩膜版参数的新方法，并给出横向变掺杂器件制备的可行方案。 1. 提出等效衬底电势的新建模方法，建立了具有x 、y 方向任意变掺杂漂移区横向功率器 件二维耐压模型。首先，利用等效衬底电势的方法将漂移区中耗尽电荷对漂移区势场的影响 等效为衬底电压对势场的影响。该方法可以将二维泊松方程简化为拉普拉斯方程，从而大幅 降低直接求解二维泊松方程的难度。利用简化后的拉普拉斯方程以及边界条件可以推导得到 漂移区任意变掺杂横向功率器件的耐压模型。根据建立的耐压模型，给出RESURF 优化判据， 该判据下的器件可获得横向击穿最优时的表面掺杂分布，且适用于具有任意掺杂分布器件的 优化设计。针对该耐压模型的研究将耐压理论由一维掺杂分布扩展到了二维掺杂分布。 2. 给出新的三维耐压理论，建立具有r 、y 方向任意变掺杂漂移区横向功率器件三维耐压 模型。通过电场近似叠加的方法，利用三维泊松方程建立了柱坐标系下的变掺杂器件的耐压 模型。实验结果、仿真结果和模型解析结果的一致性验证了所建立模型的准确性。理论模型 以及仿真结果说明漂移区掺杂分布以及曲率半径对器件耐压性能的影响，并给当曲率半径减 小时，击穿电压急剧下降转折点处的器件结构参数，从而为器件的设计提供理论指导。同时， 研究三维版图曲率效应对该器件的比导通电阻和BFOM （Baliga’s Figure Of Merits ）值的影响。 研究表明，通过优化器件漂移区浓度分布，可以使得以漏为中心结构的BFOM 值达到二维结 构 BFOM 最优值，而以源为中心结构的BFOM 值则难以通过优化来抑制三维版图曲率效应 带来的不良影响。针对该耐压模型的研究将变掺杂器件中的二维耐压理论扩展至三维。 I 3. 提出一种三维表面场均匀化新技术。该技术利用三维泊松方程以及器件漂移区电场完 全均匀的假设推导得到，且可以自适应曲率变化。针对2D/3D VLD 器件击穿特性的研究表明， 3D VLD 技术下的器件表面电场不论曲率半径如何变化，它都保持均匀分布，因此，3D VLD 器件击穿电压相比于2D VLD 器件提高18%（@rin=2μm ）。同时，3D VLD 器件相比于2D VLD 器件具有更小的比导通电阻，更大的饱和漏电流，更高的跨导，更高的开态击穿电压，并延 缓了“准饱和现象” 。其BFOM 值在rin=2μm 时为2D VLD 器件BFOM 值的2.3 倍。因此，3D VLD 技术可以在完全抑制三维版图曲率效应的同时具有更好的开态特性以及具有更好的击 穿电压和导通电阻的折中关系。同时，该技术在模拟功率电路的应用中更具有优势。 4. 给出一项新的 VLD 工艺参数设计方法，设计三维变掺杂器件的工艺方案。首先，利 用扩散方程给出制备3D VLD 区域所需掩蔽层的窗口阵列信息，并通过工艺仿真软件对所设 计的VLD 器件的工艺流程进行了仿真验证。其次，利用Matlab 软件开发最小二乘法的Minivld 软件。该软件可以根据给定的工艺条件以及工艺参数提供制备VLD 区域的窗口阵列信息，并 具有良好的人机交互界面。工艺仿真结果表明了该软件在设计 VLD 区域工艺参数/条件上的 精准