系统结构答案.pdfVIP

第 一 章 1.26 假设高速缓存 Cache 工作速度为主存的 5 倍，且 Cache 被访问命中的概率为 90 ％，那么，采 用 Cache 后能使整个存储系统获得多高的加速比 ? T 0 1 解：根据 Amdahl 定理有： Sn = = ；结合题意： Cache 工作速度为 Tn （1 – Fe ）+ Fe / Se 主存的 5 倍，相当于改进存储器后获得的加速比为 5 ，即 Se=5；Cache 被访问命中的概率为 90 ％，相当于 访问存储器的时间有 90 ％化在 Cache 上，即 Fe=0.9 。 所以 Sn = 1/[ （1-0.9 ）+0.9/5] = 3.57 1.27 设计指令存储器有两种不同方案： 一种是采用价格较贵的高速存储器芯片， 另一种是采用价格 便宜的低速存储器芯片。采用后一方案时，用同样的经费可使存储器总线带宽加倍，从而每隔 2 个时钟周 期可取出 2 条指令 ( 每条指令为单字长 32 位 ) 。而采用前一方案时， 每一个时钟周期取出一条单字长指令。 由于访存局部性原理，当取出 2 个指令字时，通常这 2 个指令字都要使用，但仍有 25 ％的时钟周期中， 取出的 2 个指令字中仅有 1 个指令字是有用的。试问采用这两种实现方案所构成的存储器带宽是多少？ 解： 带宽是指单位时间内处理的二进制位数 ，相当于频率，用 f 表示。 采用方案 A 时，存取指令的 CPIa = 1 时钟周期 / 指令字，即： f a = 1/CPI a ×指令字长 = 1×32 = 32 位/ 时钟周期。 采用方案 B 时，存取指令的 CPIb = 0.75 ×2/2 + 0.25 ×2/1 = 1.25 时钟周期 / 指令字，即： f a = 1/CPI a ×指令字长 = 0.8 ×32 = 25.6 位/ 时钟周期。 1.28 某工作站采用时钟频率为 15MHz、处理速率为 10MIPS 的处理机来执行一个测试程序。假定每 次存储器存取为 1 个时钟周期，试问： (1) 此计算机的有效 CPI 是多少 ? (2) 假定将处理机的时钟频率提高到 30MHz，但存储器的工作速率不变，这样，每次存储器存取需要 2 个时钟周期。 如果 30 ％指令每条只需要一次存储器存取操作， 另外 5％指令每条需要二次存储器存取操作， 假定测试程序的指令数不变，并与原工作站兼容，试求改进后的处理机 CPI 和 MIPS。 6 6 解： （1）由 MIPS = 时钟频率 / （CPI ×10 ），则有： CPIA = 时钟频率 / （MIPS×10 ）= 1.5 。 （2 ）当时钟频率为 15MHZ时，假设不进行存储操作指令的 CPI 为 x ，则要进行一次存储操作指令的 CPI 为 1+ x ，要进行二次存储操作指令的 CPI 为 2+ x ，因此有： 1 .5 = x ×65% + （1+ x ）×30% + （2+ x ）×5%