数字电子技术讲义第三章组合逻辑电路.docxVIP

第三章组合逻辑电路 根据组合逻辑电路的不同特点，数字电路分成：组合逻辑电路（组合电路） 时序逻辑电路（时序电路） FiF2F Fi F2 Fn Fj 二 fi Av A2 An （i=1 , 2,…m） 3.1组合逻辑电路的分析 2）化简和变换各逻辑表达式3 ）列真值表 2）化简和变换各逻辑表达式 3 ）列真值表 4）分析确定功能 L L =A十B十C A p 例：BHJ C—二_ 输 入 输 出 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 半加器真值表3.1.1分析加法器 半加器真值表 （1）1位加法器 1）半加器 不考虑由低位进位来的加法器 S =A =A 二 B 输 入 输 输 入 输 出 出 Co = AB 2)全加器 考虑低位进位的加法器 CI A—— — CO CI A B S CO 0 0「 C O D 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 S=ABCI ABCI ABCI ABCI 全加器真值表 CO 二 ACI AB BCI 1” S “奇数个1时，S为1 ” Cl “两个以上1时，CI为 A B CI CO (2)多位加法器 1、并行相加串行进位的加法器 例如：四位二进制数 A3 A2A1A0和B3B3B3B3相加 S B CO 每位进位信号作为高位的输入信号一一串行进位 故任一位的加法运算必须在低一位的运算完成后才能进行一一速度慢 2、超前进位每位的进位只由加数和被加数决定，而与低位的进位无关。AASi 二 Aj 二 Bj 二 2、超前进位 每位的进位只由加数和被加数决定，而与低位的进位无关。 A A Si 二 Aj 二 Bj 二 Cj」Cj 二 AjBj 亠 1 Aj 二 Bj Cj』 3.1.2分析数据选择器 S1―- D10— D11一 D12_ D13— EN MUX 0 1 2 3 Yi 数据分配器：将公共数据线上的信号送往不同的通道 数据选择器：将不同通道的信号送往公共数据线 S2 1 D^0 % D^2 EN 0 1 2 3 Y2 4个输入数据中选出所要得输出74LS153 4个输入数据中选出所要得输出 函数式：丫1 二 D10 A1 A。i 亠 D11 A1A0 i 亠 D12 A1A0 !「D13 A1A0 】 总结：1、数据选择器可将多通道输入的数据有选择的传送到输出端 2、数据选择器还可作为一般的逻辑函数产生器，一个 2、数据选择器还可作为一般的逻辑函数产生器，一个 2n选一的数据选择器可 以产生n或少于n个输入变量的逻辑函数 3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。可由导出的最小 项或真值表获得。 输 入 输出 S1 A1 A0 D13 D12 D11 D10 丫1 1 X X XX XX 0 0 0 0 XX X D10 D10 0 0 1 XX D11 X D11 0 1 0 X D12 X X D12 0 1 1 D13 X X X D13 3.1.3分析多路分配器 d — D3 D0 二A1A0D D^A1A0D D2 =A|AoD D3 A 1 U D2 AAi A Ai D 均相等则两数相等。 0 DX 0 1 1 2 3 3.1.4分析数值比较器 (1)1位数值比较器 两个数 AB比较(AB, AB, A=B ) 1)根据要求列出真值表3.2 1)根据要求列出真值表 组合逻辑电路设计的一般步骤: 由真值表写出表达式 简化和变换表达式 画出逻辑图 例：三人简单表决电路，多数赞成，通过，灯亮；否则，灯不亮。 输 入 输 出 输 入 输 出 ABC F ABC F 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 I0 I1 Y0 3.2.1设计编码器 0 0 1 0 0 1 1 1 I2 I3 I6 I4 I5 器码编- ^线 Yi Y2 (1)普通编码器 3位二进制编码器的设计 Y2 - I 4 I 5 I 6 I 7 输 入 输 出 Io I1 I2 3 14 I5 I6 I7 丫2 丫0 Y1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 ￥ =丨2 I3 丨6 I7 Yo =ll I3 I5 17 = 11 I 3|