数字电子钟设计.docxVIP

24时制数字电子钟设计 采用石英晶体振荡器产生固定频率的脉冲，经分频器分频后充当数字电子钟的秒脉 冲，分频器用14级二进制串行分频器 CD4060及双D触发器74LS74构成。选用集成十进 制异步计数器74LS90分别构成六进制、十进制和二十四进制计数器，来构成秒、分、时 计数器。选用BCD-7段译码器CD4511作为译码输出并将时、分、秒显示在 LED显示器上。 校时电路与报时电路主要由门电路构成，选用 74LS系列集成电路。图1-1-2为数字电子 钟的系统框图。 图1-1-2 数字电子钟系统框图 1.2系统设计  1Hz 图1-2-1-1 秒脉冲发生器电路 秒脉冲发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字电子钟的质 量。选用高精度和高稳定度的石英晶体振荡器发出脉冲，经过分频获得 1Hz的秒脉冲。该 设计选用标称频率为32768Hz的石英晶振，通过15次二分频后获得1Hz的脉冲输出。电 路图如图1-2-1-1所示，74LS74的5脚输出1Hz秒脉冲。集成芯片CD4060是 14级二进制 串行分频器，其引脚图和内部结构图分别如图 1-2-1-2和图1-2-1-3所示。双D触发器 74LS74的引脚图如图1-2-1-4所示。 图 1-2-1-2 CD4060 引脚图 图 1-2-1-4 74LS74 引脚图 图1-2-1-3 CD4060 内部结构图 1.2.2 秒、分、时计数器 利用6片集成十进制异步计数器74LS90分别构成2个六十进制和1个二十四进制计 数器，充当秒、分、时计数器。由于 74LS90本身带有置0和置9功能，因而不需外加门 电路即可实现清0功能。74LS90的引脚图和功能表如图1-2-2-1和表1-2-2所示。当Q0 和CLK1相连时，其功能为8421BCD码十进制计数器。当 MR1和MR2全为高电平时，计数器置0；当MS1和MS2全为 高电平时，计数器置 9。因此秒个位和分个位计数器直接 将74LS90的12脚与1脚相连构成，而秒十位和分十位由 74LS90构成六进制计数器，即将其9、8脚分别接2、3脚。 时计数器为二十四进制计数器，可将时个位芯片的 8脚接 时个位和时十位芯片的2脚，将时十位芯片的9脚接时个 位和时十位芯片的3脚构成。进位时，由于74LS90的时钟 14 MSI QO MS2 Ql Q2 MRl Q3 MR2 O CLK0 O CLK1 脉冲是下降沿触发的，可将低位计数器的输出最高位与高位计数器的时钟脉冲相连，当低 位计数器的输出最高位由高电平变为低电平时触发高位计数器计数，实现进位。秒、分、 时计数器分别如图 1-2-2-2 、 图 1-2-2-3 、 图 1-2-2-4 所示 图 1-2-2-1 74LS90 引脚图 12 11 RESET^SET INPUTS OUTPUTS MRi MR] MSs Qq Qq Qj 口3 r h H L X L L L L H H X L L L L L X X H H H L L H L X L X Gouni X L X L Gouni L X X L Count X L L X Count 表1-2-2 74LS90 功能表 H = HlfiH vmtagp Laval L = LOW Vbltage Laval X = Doo I Ga吧 COUNT OUTPUT □o F Q2 0 L L L L 1 H L L L 2 L H L L 3 H H L L 4 L L H L 5 H L H L 6 L H H L 7 H H H L d L L L H 9 H L L H 接译码器 接译码器 图1-2-2-2 秒计数器 接译码器 接译码器 图1-2-2-3分计数器 接译码器 接译码器 U3 74LS90N 》2 1 U6 74LS90N AB RR RR 3 0 接分十位芯片8脚 图1-2-2-4 时计数器 1.2.3 译码显示电路 g fGND a b 图 1-2-3-1 CD4511 引脚图 ed GNDch 图 1-2-3-2 LG5011 引脚图 译码是把给定的代码进行翻 译，将时、分、秒计数器输出的 四位二进制代码翻译为相应的十 进制数,并通过LED显示器显 示。在此，我们米用BCD-7段译码 器CD4511数字显示用共阴极半 导体数码管LG5011,其引脚图分 别如图1-2-3-1、图1-2-3-2所示, 译码器CD451的功能表如表 1-2-3所示。限流电阻采用470Q 电阻，图1-2-3-3为CD451 与数码 管组成的秒译码显示电路，分译 码显示电路、时译码显示电路与 其相同。 RRRRR6749 4704401010470! Q U9 U3 90 23 RRRRR1RR56 70447044744 3