资料9：可靠性设计.pdfVIP

可靠性设计  天线效应  闩锁效应  静电放电保护（Electro-Static Discharge ，ESD ）  数模混合集成电路版图设计 1 天线效应  天线效应：当一个小尺寸的MOS管的栅极和具有很大面积（很长走线） 的金属相连时，这片金属就会像“天线”收集电离子，使其电位升高。 在制造工艺中，这个MOS管的栅电压可能增大到击穿栅氧化层。并且 这个击穿是不可恢复的。  避免措施：  减小连接栅的金属面积；  采用上层金属过渡。 5 闩锁效应（latch up ） Y X  寄生的纵向三极管Q1和Q2连接形成一个正反馈环路。  如果有电流注入X点使得V 上升，则I 增大，V 下降，I 增大，导致V 进一 X C1 Y C2 X 步增大。  如果环路增益大于或等于1，这种现象持续使得两个晶体管导通，从电源上抽 取很大电流流到地上，破坏晶体管的正常工作状态，称为闩锁效应。 6 闩锁效应产生的原因  Latch up最易产生在易受外部干扰的I/O 电路处，也偶尔发生在内部电路。  随着IC制造工艺的发展，封装密度和集成度越来越高，产生Latch up 的可 能性会越来越大。  Latch up产生的过度电流量可能会使芯片产生永久性的破坏，Latch up 的 防范是IC Layout 的最重要措施之一。 Latch up 的主要原因：  电源、地线的瞬态过冲；  输入、输出节点的过冲；  源、漏结的雪崩击穿；  寄生场区器件击穿；  光电流；  位移电流。 7 闩锁效应触发条件和防止方法 触发条件:  NPN或PNP 中的任何一个发射极因外来干扰信号而 正偏；  两个寄生晶体管的环路电流增益大于1；  在发射极能够形成一个比晶闸管器件维持电流大的 电路。 防止方法：  载流子保护环，减小衬底和阱区电阻，避免晶体管 正偏；  紧邻源极接触，提高晶闸管的维持电流；  减小横向寄生晶体管的电流增益；  适当增加接触孔，加宽电源线和地线，减小压降。 8 静电放电（ESD ）保护  ESD即静电放电效应，是芯片制造和使用过程 中最易造成芯片损坏的因素之一。  具体表现为，外部环境或芯片内部积累的大量静 电电荷瞬间通过引脚进入或流出芯片内部，瞬态 大电流达到数安培以上，足以造成PN结击穿、 金属熔断、栅氧化层击穿等不可恢复性损伤。 产生主要有三个途径： 1、人体接触：带静电的人手触摸芯片 人体模型(HBM)、 2、机器接触：制造过程中，与机器接触 机器模型(MM)、 3、自产生电荷：已封装芯片在组合或运输过程 带电器件模型(CDM) 中产生电荷