X电容放电回路设计分析.docxVIP

X 电容放电回路设计分析 摘 要：本文介绍了 X 摘 要：本文介绍了 X 电容放电原理， 分别列举了 RC 、 CAPZero 系列放电 CAPZero 系列放电 IC 、FSB 系列功率开关 IC 为核心的三种 放电回路设计方案，并分析了各方案的优缺点，为电子产品 放电回路设计方案，并分析了各方案的优缺点， 为电子产品 的安规设计提供参考。 关键词： X 电容； GB 4943.1-2011 ；时间常数；待机功 率；RC放电、放电IC、功率开关IC 中图分类号： 中图分类 号： TN41 文献标识码： A 1 引言 X 电容全称抑制电源电磁干扰用电容器，一般安装在电 源初级整流模块之前，主要用于相间跨线、 EMI 滤波（降低 差模干扰）等，在手机充电器、 ATX 电源等常见电子设备都 有广泛运用。在实际电路中， X 电容规格一般不低于 uF 级， 电容内贮藏有大量电荷。 设备在脱离电网连接后，因 电容内贮藏有大量电荷。 设备在脱离电网连接后， 因 X 电容 跨接相线使得插头极间带有高压，倘若人体意外触及电源插 头，即形成放电回路，存在电击危险。针对插头带电危险， 头，即形成放电回路，存在电击危险。 针对插头带电危险， GB 4943.1-2011 GB 4943.1-2011 第 2.1.1.7 条规定， A 型可插式设备（例如电 源适配器等）放电时间常数不得超过1s 源适配器等）放电时间常数不得超过 1s,放电1s后电容器 残余电压不得超过初始值的 37%。 2 设计分析 列举三种放电回路设计方案如下，典型运用电路如图 所示。S 闭合时相当于设备与电网连接； 所示。 S 闭合时相当于设备与电网连接； S 断开相当于设备 与电网断开。 方案一： 当前普遍采用的是 RC 放电方式。 原理介绍：根据基尔霍夫电压定律，RC 电路方程为：初值条件 原理介绍：根据基尔霍夫电压定律， RC 电路方程为： 初值条件 Uc（0+）=Uc （0_） =Uin ），解得 RC 乘值统称为时间常数。 上式中取 RC=1 , t=1 （s）,即得放电1s时刻Uc=Uin?e-1 ?37%Uin。一般来说，当时间常数小于1 （例如C取0.47uF, R取2M Q ,时间常数为0.94）, X电容放电1s后的残余电压 般不超过初始值的 37%，满足 GB 4943.1-2011 要求。 优缺点分析： 优点 1：电路设计容易， 仅需泄放电阻 R 与 X 电容 C 并 联即构成放电回路；优点 2：参数计算简单，理论残余电压 和时间常数可根据上式换算得到；缺点 1：消耗额外功率， 泄放电阻 R 在设备连接电网后不断消耗功率 （该消耗功率占 待机功率的绝大部分） ，消耗功率。缺点 2：当提高 X 电容 规格以获取更优 EMI 滤波效果时，因时间常数不得大于 1， 必须减小泄放电阻 R的阻值。由于，无形中加大了消耗功率。 方案二： Power Integrations 公司在 2010 年推出了 CAPZero 系列 放电 IC ，该类型放电 IC 不仅能配合泄放电阻构成放电回路， 还可以有效降低泄放电阻的消耗功率。 原理介绍：该类型放电 IC 内部集成有电压检测器和 MOSFET 驱动，能够检测比较 IC 两端电压，根据电压变化 驱动片内 MOSFET 导通和截止，使得放电 IC 具备断电检测 和电子开关功能。当 S 闭合后，放电 IC 检测到上电，片内 MOSFET 截止， AB 点开路，泄放电阻 R1 和 R2 无电流经过， 无消耗功率；当S断开后，放电IC检测到断电，片内MOSFET 导通，AB点短路，泄放电阻 R1和R2、放电IC、X电容C 构成放电回路。 优缺点分析： 优点 1：时间常数等参数计算简单，等同于方案一；优 点 2：仅当设备与电网断开后，泄放电阻才消耗功率（ X 电 容电荷），降低了设备的待机功率；优点 3：在提高 EMI 滤 波效果且不影响待机功率的前提下， X 电容规格的选择更加 自由；缺点 1 ：放电 IC 内部的镜像 MOSFET 偏置要求必须 有2个泄放电阻（R1和R2）串联使用，增加了线路布局复 杂性；缺点 2：一旦放电 IC 故障导致 AB 点持续开路，放电 功能失效。对此，国际电工委员会 IEC 在 2013 年提出了 DSH1080 号 CTL 决议， 要求对该类型放电 IC 进行复杂的试 验考核。 方案三： Fairchild Semiconductor 公司在 2013 年推出了 FSB 系列 功率开关IC,该类型功率开关IC在继承了方案二放电IC常 态无消耗功率和 X 电容选择灵活的前提下，将放电 IC 的功 能固化于自身电路中， 去除了放电 IC ，进行了较大程度的改 良。 原理介绍：该类型功率开关