数字电子技术与应用4集成触发器及其应用.pptVIP

课题4 集成触发器及其应用 知识目标了解基本触发器、主从触发器、边沿触发器的电路结构特点、工作原理和触发方式；熟悉边沿触发器的特点及抗干扰能力强的原因；掌握RS、JK、D触发器的特点、逻辑功能及其特性方程。 技能目标了解触发器主要参数，掌握各种不同功能触发器相互转换方法，熟悉触发器的典型应用。 课题描述门电路是组合逻辑电路的基本单元，时序逻辑电路的基本单元则是本课题介绍的触发器（Flip Flop，简写为FF）。形象地说，它具有“一触即发”的功能。它有双稳、单稳态和无稳态触发器（多谐振荡器）等几种。本课题所介绍的是双稳态触发器。双稳态触发器是数字逻辑电路中一种重要的单元电路，它在一定的条件下，可以维持两个稳定状态（0或1）之一而保持不变，但在一定的外加信号作用下，触发器又可从一种稳定状态转换成另一稳定状态（1→0或0→1），因此触发器可记忆二进制的0或1，被用作二进制信息的存储单元，它在数字系统和计算机中有着广泛的运用。双稳态触发器是数字逻辑电路中一种重要的单元电路，它在一定的条件下，可以维持两个稳定状态（0或1）之一而保持不变，但在一定的外加信号作用下，触发器又可从一种稳定状态转换成另一稳定状态（1→0或0→1），因此触发器可记忆二进制的0或1，被用作二进制信息的存储单元，它在数字系统和计算机中有着广泛的运用。 触发器有三个基本特性： （1）有两个稳态（0或1），无外触发信号时可维持稳态； （2）在外触发信号作用下，两个稳态可相互转换（称翻转）； （3）有两个互补输出端。 4.1 基本RS触发器4.1.1 基本RS触发器的结构组成和工作原理 1.电路结构基本RS触发器是一种最简单的触发器，是构成各种触发器的基础。它由两个与非门（或者或非门）的输入和输出交叉连接而成，如图4.1所示。它有两个输入端和（字母上面横线表示低电平有效）；为复位端（即Reset ），当有效时，Q变为0，也称为置0端；为置位端（即Set），当有效时，Q变为1，称为置“1”端；还有两个互补输出端Q和 ，当Q=1， =0，反之亦然。 图4.1 用与非门构成的基本RS触发器  (a) 逻辑图 (b) 逻辑符号 图4.2 用或非门构成的基本RS触发器 (a) 逻辑图 (b) 逻辑符号  2基本工作原理 1）具有两个稳定的状态 以Q输出端的状态为触发器的状态，如Q=1（ =0）时称触发器为1状态，Q=0（ =1） 时称触发器为0状态。在接通电源以后，如果R=S=1，此时触发器若处于1状态，那么这个状态一定是稳定的。因为Q=1，门G1输入信号都是1，则=0，门G2输入端有0，所以Q=1，即这个状态是稳定的。同理，如果触发器处于0态，那么这个状态在输入端不加低电平信号时也是稳定的。触发器在未接收低电平输入信号时，一定处于两个状态中的一个状态，无论处于哪个状态都是稳定的，即触发器具有两个(双)稳态。 2）在输入低电平信号作用下，触发器可以从一个稳态转换到另一个稳态假定触发器的原始稳定状态（称为初态）Q为1，当 =0， =1时，门G1因输入端有0而使由0变1,使门G2输入端全为1，Q则由1翻转为0；触发器的原始稳定状态Q为0时，当 =1， =0时，门G2因输入端有0而使Q由0变1,使门G1输入端全为1，则由1翻转为0。对于上述两种情况，当R =S=1时，触发器翻转后的状态保持不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 R =0 S=0时，Q= =1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 3. 用或非门组成的基本RS触发器在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。除了用与非门构成RS触发器外，也可用或非门构成，如图4.2所示。它与4.1图所示电路功能是一样的，只不过输入端触发信号高电平有效，用R、S表示；在逻辑符号中输入端上也不画小圆圈。 4.常用的集成RS触发常用的集成RS触发器芯片有74LS279和CC4044等。图4.3为它们的管脚排列图：图4.3 集成RS触发器芯片 4.1.2逻辑功能的表示方法 触发器有两个稳定状