(multisim数电仿真)与非门逻辑功能测试及组成其它门电路.docVIP

实验 3.2 与非门逻辑功能测试及组成其它门电路 一、实验目的： 熟悉 THD-1 型( 或 Dais-2B 型 ) 数电实验箱的使用方法。 了解基本门电路逻辑功能测试方法。 3．学会用与非门组成其它逻辑门的方法。 二、实验准备： 集成逻辑门有许多种，如：与门、或门、非门、与非门、或非门、与或非门、异或门、 OC 门、TS 门等等。但其中与非门用途最广，用与非门可以组成其它许多逻辑门。 要实现其它逻辑门的功能，只要将该门的逻辑函数表达式化成与非 -与非表达式，然后用多个与非门连接起来就可以达到目的。 例如，要实现或门 Y=A+B ， 根据摩根定律，或门的逻辑函数表达式可以写成： Y= A B ，可用三个与非门连 接实现。 集成逻辑门还可以组成许多应用电路，比如利用与非门组成时钟脉冲源电路就是其中一例，它电路简单、频率范围宽、频率稳定。 集成电路与非门简介： 74LS00 是“ TTL 系列”中的与非门， CD4011 是“ CMOS 系列”中的与非门。它们都是四 - 2 输入与非门电路，即在一块集成电路内含有四个独立的与非 门。每个与非门有 2 个输入端。 74LS00 芯片逻辑框图、符号及引脚排列如图 3.2.1( a) 、( b) 、( c) 所示。 CD4011 芯片引脚排列如图 3.2.2 所示。 Vcc A ＆ Y R1 R2 R3 B T3 (b) T1 T2 Vcc T4 14 13 12 11 10 9 8 A B Y ＆ ＆ T5 R4 R5 R6 ＆ ＆ T6 1 2 3 4 5 6 7 GND (a) (c) 图1-1 74LS00 芯片逻辑框图、逻辑符号、及引脚排列 图 3.2.1 VDD 14 13 12 11 10 9 8 ＆ ＆ ＆ ＆ 1 2 3 4 5 6 7 Vss 图1-2 图 3.2.2 与非门的逻辑功能是： 当输入端中有一个或一个以上是低电平时， 输出端为高电平；只有当输入端全部为高电平时，输出才是低电平 ( 即有“ 0”得“ 1”，全 “ 1”得“ 0”）。其逻辑函数表达式为： Y AB。 TTL 电路对电源电压要求比较严， 电源电压 Vcc 只允许在 +5V±10%的范围 内工作，超过 5.5V 将损坏器件；低于 4.5V 器件的逻辑功能将不正常。 CMOS 集成电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管同时用于一 个集成电路中，成为组合两种沟道 MOS 管性能的更优良的集成电路。 CMOS 电 路的主要优点是： 10-9A 数量级，是目前所有数字集成电路中 (1). 功耗低，其静态工作电流在 最低的，而 TTL 器件的功耗则大得多。 (2). 高输入阻抗，通常大于 1010Ω，远高于 TTL 器件的输入阻抗。 (3). 接近理想的传输特性，输出高电平可达电源电压的 99.9%以上，低电平 可达电源电压的 0.1%以下，因此输出逻辑电平的摆幅很大，噪声容限很高。 (4). 电源电压范围广，可在 +5V~+18V 范围内正常运行。 3．集成电路芯片简介： 数字电路实验中所用到的集成电路芯片都是双列直插式的， 其引脚排列规则如图 3.2.3 所示。识别方法是： 正对集成电路型号 (如 74LS00)或看标记 (左边的缺口或小圆点标记 )，从左下角开始按逆时针方向数 1、2、3...依次数到最后一脚 (在左上角 )。在标准型 TTL 集成电路中，电源端 Vcc 一般排在左上角，接地端 GND 一般排在右下角。如 74LS00 为 14 脚芯片， 14 脚为 Vcc ， 7 脚为 GND 。若芯片引脚上的标号为 NC ，则表示该引脚为空脚，与内部电路不相连。 14 13 12 11 10 9 8 74LS00 74 LS00 8 1 2 3 4 5 6 7 1 2 3 4 5 6 7 图 3.2.3 集成电路使用注意事项： (1). 接插集成电路时，要认清定位标记，不得插反。 (2). TTL 集成电路电源电压严格控制在 +4.5V~+5.5V 之间，实验中一般用 Vcc = +5V 。电源极性绝对不允许接反。 CMOS 集成电路电源电压允许在 +5V~+18V 范围内选择，实验中一般也用 +5V。 (3). 为使门电路工作稳定， 多余闲置的输入端一律不准悬空， 闲置的输入端处理方法：与非门接 Vcc ，或非门接 GND 。 (4). 在连接电路和插拔集成电路时，应先切断电源，严禁带电操作！ 三、计算机仿真实验内容： 测与非门的逻辑功能： (1). 单击电子仿真软件 Multisim7 基本界面左侧左列真实元件工具条的 “ TTL ”按钮，从弹出的对话框中选取一个与非门 74LS00N，将它放置在电子平台上；单击真实元件工具条的“ Source”按