SMT实装电路板可测性的设计.docxVIP

TESTABILITY SMT实装电路板可测性的设计参考 对电路板可测性的要求：SMT的基板测试设计要求比传统元件的要求更加严 格。其原因如下： .被动零件的体积太小，且无引线。 . SMT的半导体用大量的50mil（甚至更小）的IC引脚代替100mil 。 .单位面积内的零件密度增加，使零件放置得更紧密，且大量地采用两面贴 着零件。 .缺乏可提供测试的途径。SMT的基板测试不如传统的生产方式那样方便， 能自动地在焊接面（SOLDER SIDE直接提供测试。 因此在电路板设计未完成之前，应该考虑到可测性（ TESTABILITY和可生 产性（PRODUCTABILITY）可测性必须在产品发展早期阶段就考虑到 如依照可测试性的要求，电路将保证其测试性。但偏移了设计参考的指引或 没有考虑到可测试性，虽不会妨碍生产，但一定会造成如下情况： . 增加故障修理的时间。 . 提供不准确的测试结果。 . 测试效率较低或测试应用较差。 . 使用令人不满意的替代方法。 最后的结果是增加生产费用，产生效益较低。但增加的成本不能转嫁 到消费者身上，否则公司的竞争力将会衰退 。 此设计参考目的是：提供讯息给基板设计者；同时也可用到表面贴着技术 上的治具制作。希望提供对测试性的保证及 FUNCTIONAL IN-CIRCUIT测试方 法之最小限度的规则。 对可测试性的考虑，可分为两个方向讨论： .探测性的考虑(PROBING .电气设计的考虑(ELECTRIC^L A.探测性的考虑(Probing Consideration ) 在下列的第一项参考中，所说明的是影响探针与待测物( Device Under Test) DUT实际接触的最大可能因素。误插的分析尺寸是单点探针(Spear Head)、 探针与贴着处(Mounting)之间的最严重情况、有关于DUTM置排列上的误差、 及测试点的直径。 但是，没有考虑统计分析接触上的错误，因为在作任何测试点上的接触错 失所形成的误差是不被接受及造成测试无效。 在较大的PC板中，下列的错误差将比小的基板更不容易控制。 距离误差直 接地增加以达到与小基板相同，可靠的接触探针。 参考一 提供精确的定位孔 A,由 DUT DATUMS TEST PAD 的误差应在土 0.05 mm内。 定位PIN的位置要严格要求，且每个固定PIN皆要求减小此项误差，如果 基板是整片的制造后再分开，DATUM］就必需设定在主板及各块单独的基板上。 DATUMS至少要两个，要精确的设定在主板上，用以提供生产的精确度及随后 的测试与可能的熏工(REWORK如果有空间考虑，则可将DATUM］放在可分离 的Tabs上以提供制造的组立工作及 DU硒测试。在装配零件、放置基板测试上， 一定要采用相同的DATUM］以证探针的准确性。 B.至少在DUTk放置二个以上的定位孔，距离越远越好，每个孔的误差应 在士 0.05 mm。 定位孔最好在相对的对角线上，以取得最好的探测精度，同时必须在第一 阶段的钻孔作业中执行。定位孔不可以基板的边缘定位，因为基板外型的距离 通常是无精确的控制以取得精确的 DATU M 定位应该至少为3.1mm的直径孔，使治具能稳定的维持及校正基板。如果 需要用到双面治具的方式时，定位孔必须够长，以穿过治具的压板。 C.定位孔的直径误差必须在+ 0.08mm^口-0.01mm以内。 最好采用非金属的定位孔（不镀锡或金）以减少因焊锡的增厚而不能达到 的公差要求。喷锡或镀金的贯穿孔是非常难控制的。 测试占的盲径不可小干 0.89/1.00mm 采用参考一的误差范围，此为保证探针接触性的最小测点的直径。影响测试 点的因素有：定位的精确性、基板制造程序、基板大小的物理性。如采用较小的基 板（12IN平方内），那用较小的测试点（0.61mm）是可能的，但设计者最好确认一下 治具的价格及设计规格的公差。 图二显示Pad-to-Pad最小限度的距离要求 参考三 DUT探测侧的零件高度不可超过 6.4mm 基板测试侧的高零件，可以针对治具、挖孔或排架。虽然这样可以适用，但 特别处理所产生的成本、及减少治具强度的损失要考虑，治具挖孔也会限制测度 探针的放置性。 治具挖孔最好将测试点放在零件周围 5.0mm#,以防止偏差。 参考四 在DUTfe缘3.2mm范围内不可放置零件或测试点。 SMT如此可以保证零件不会干涉治具及探金十。通常在输送带式的生产设备, 设备也同样要求可使用的边缘关系。 SMT 参考五 在每个测试点环状周围0.46mm内，不可有零件或其他障碍物 当零件大于0.250IN高度时，测试点的自由空间。 0.24 0.04 FREE AREA COMPONENT HEIGHT .255 height 这是在防止当最坏的误差产生且探针不是