数值比较器设计.docVIP

精品文档 实验二：数值比较器设计 一、实验目的 巩固Quartusll软件的使用，熟悉 Verilog HDL程序结构，学 会用文本输入法设计逻辑电路。 二、数值比较器原理 根据两位二进制数的大小得到对应的比较结果， 其电路示意图及电路 特性表为： 三、程序 Module bijiao(A,B,Ys,Ye,Yb); Input A,B; Output Ys,Ye,Yb; Reg Ys,Ye,Yb; Always@(AorB) If(AB) Begin 精品文档 Ys=0; Ye=0; Yb=1; End Else if(A=B) Begin Ys=0; Ye=1; Yb=0; End Else Begin Ys=1; Ye=0; Y=0; End End moudle 四、 仿真结果精品文档 ■ijywwB ■ I w ■ r«d« WSriiai VWJWQ( Wfl IjWpi NMm^M I®1—二童j、r r pl * ・ r；M™ I # T・■ —.i・ tfr i « 舟 M8. 1 n -* % 0匕恃〜宜卍 鶴屮― fcwu  五、实验总结 这个实验让我理清了思路，让我不再迷茫，让我的基础更扎 实了，让我熟悉了数据比较起的原理，并熟悉了程序，但还 是在第一次的时候错误百出，所以我还要勤加努力，相信勤 能补拙。