北邮大三计算机体系结构实验三DLX处理器程序设计.pdfVIP

北邮大三计算机体系结构实验 三 DLＸ处理器程序设计 ———————————————————————————————— 作者： ———————————————————————————————— 日期: 实验三 DＬX 处理器程序设计 1. 实验目的 学习简单编译优化方法 ,观察采用编译优化方法所带来的性能的提高。 2. 实验原理 采用静态调度方法重排指令序列，减少相关 ,优化程序。 3、实验内容和要求 自编一段汇编代码，完成一维向量加法运算，并输出结果。观察程序中出现的 数据 / 控制 / 结构相关。 （注：使用一维数组表示一维向量。 ） ４.1 向量加法代码清单及注释说明 1、向量加法设计源代码 .da ｔa VectorLe ｎg ｔh: .word 16 Ve ｃtor1 ： ．w ｏｒd 1, ２，3，4 ，5,6 ，7,8, ９,10,11，１ 2，1 ３,14 ， 15，16 Ve ｃtor2 ： .w ｏr ｄ 1,2，3 ，4 ，5,6，7 ，８ ,9，10, １１, １2,13,1 ４， 15,16 ;声明向量长度 以及声明向量 1、2 P ｒint ｆ1： . ａｓｃiiz ＂Vector ＝ Ｐｒ intf2: .asｃｉｉ z ％f .al ｉgn 2 PrintPr ｏm ｐｔ: .word Printf1 Pri ｎtPa ｒ: .ｗｏrd Ｐri ｎtf2 Re ｓult: ．s ｐa ｃe ４ ;存放打印数据的空间申请 .tex ｔ ｍa ｉn ： ad ｄi r １4,r0, Ｐｒｉ nt Ｐｒompt tr ａp 5 lw r20,Ve ｃtorLen ｇｔh a ｄdi r2,r0 ，0 Loop: ld f10,V ｅctor1( ｒ２) ｌd f12,Ve ｃtor ２( ｒ2) ;循环体中读入向量 cvti2d f0,f1 ０ c ｖti2d f2, ｆ12 addd f ４, ｆ2,f ０ ；加法运算 Fi ｎis ｈ：; ＊* ＊* Ｆｉｎ ish,write ｒesult into ｓt ｄout s ｄ Result,f4 add ｉ r1 ４， r0 ，Pr ｉntPar ｔrap 5 ；系统中断，输出结果 add ｉ r2,r2,4 s ｕbi r20 ，r2 ０, １ b ｎｅz r ２０, Ｌoo ｐ ; ＊*** E ｎd trap ０ 2、运行结果 ５.1 程序相关性分析结果 （1） 观察程序中出现的数据 / 控制 / 结构相关。指出程序中出现上述现象的指 令组合。 产生３ 4 ．12%的数据相关。 当对当前指令的操作数寄存器进行操作的时候 ,前几 条指令的运算结果还未写回结果寄存器 ,由此产生数据相关。 没有产生结构相关。 产生 3.94%的控制相关。系统按照预测成功来执行指令 ,执行一条指令后马上将其 下一条指令 trap 读进来。 ( ２）考察增加浮点运算部件对性能的影响。 1 个浮点运算部件 ３个浮点运算部件 同一段代码执行相同步， 但是经过对比发现浮点运算部件的多少对于程序执行效 率并没有什么影响 ,浮点运算部件的多少对统计结果都不造成影响，可能是由于 该程序不存在争用浮点运算部件资源的情况 (3）考察增加 f ｏrward 部件对性能的影响。 不使用 forward 部件 使用 for ｗa ｒd 部件 使用 for ｗａr ｄ部件之后执行相同的代码用的时钟周期比不使用